新软件使28nm FPGA和SoC用户的编译时间将平均缩短25%。面向高端28nm Stratix V FPGA,最难收敛的设计编译时间平均缩短50%。此版还增强了包括基于C的开发套件、基于系统/IP以及基于模型的高级设计流程(http://www.eepw.com.cn/article/145105.htm)
有奖活动 | |
---|---|
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
【有奖活动】智能可穿戴设备AR/VR如何引领科技新潮流! | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
【有奖活动】震撼来袭!这场直播将直击工程师的心灵! |