实验概要：秒表计时功能
实验概要：完成秒表计时功能，按下按键秒表开始计数，再按一下暂停。精度达到10ms极。
关注这个CPLD的DIY很久了，以前学过的51，STM32，DSP等都是C语言编程，虽说有一定的编程基础，但Verilog HDL是初次接触，想通过贵网站的DIY活动实现这个实验，能熟练掌握CPLD对各种外设、总线的操作。自己的方向是高速数据采集，也想为以后的FPGA学习打下基础。希望我能从这次活动中有所收获。
 我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模：我让AI用FreeCAD画了个开发板外壳被打赏￥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏￥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏￥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏￥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏￥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏￥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏￥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏￥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏￥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏￥26元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
