网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » DIY与开源设计 » 电子DIY » 求解释 logic rdreq[8] = '{1'b0, 1'b0, 1'

共1条 1/1 1 跳转至页

求解释 logic rdreq[8] = '{1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0};

xiacf88
助工
2014-01-14 13:26:22     打赏

logic   rdreq[8] = '{1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0};

请教上面这句中大括号前面的那个分号怎么解释？对system verilog 不了解，这种写法只是语法中普通的一种写法还是说有什么特别用途？谢谢

回复
收藏
0

共1条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]