这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » DIY与开源设计 » 电子DIY » 求解释 logic rdreq[8] = '{1'b0, 1'b0, 1'

共5条 1/1 1 跳转至

求解释 logic rdreq[8] = '{1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0};

助工
2014-01-14 13:26:22     打赏

logic   rdreq[8] = '{1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0};

请教上面这句中大括号前面的那个分号怎么解释?对system verilog 不了解,这种写法只是语法中普通的一种写法还是说有什么特别用途?谢谢


院士
2014-01-14 13:39:17     打赏
2楼

用的位拼运算符,找本语法书看看,有详细介绍

建议你看语法书

 


高工
2014-01-14 15:16:53     打赏
3楼
粗浅理解,表示1位二进制数据

高工
2014-01-14 15:58:18     打赏
4楼

那个'号,在SV里面很有意思

可以用作强制类型转换

在字母值也有这个规定,貌似是一种填充

可以看看语法

卤煮可以下个教程看看

SystemVerilog语言教程.doc


专家
2014-01-14 17:15:46     打赏
5楼

还以为是c中的,也在差异


共5条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]