一 现场现象复现

我这次接手的是一块 1kW 全桥直流驱动板，下管一直正常，上管轻载时驱动电压偏低、重载跑十几分钟就炸管。示波器 DC 档挂上管 G-E，启动瞬间上管 Vge 只有 10V 出头，远低于驱动芯片标称的 13.5V；换成 AC 耦合看栅极，PWM 导通沿之后波形一路下滑，占空比越大下滑越明显。把开关频率降下来、占空比压到 50% 以内，它又能勉强工作。这个"占空比越大越弱"的规律，第一时间就把嫌疑指向自举回路，而不是驱动芯片坏。

二 机理拆解

上管是悬浮供电，靠自举二极管加自举电容：下管导通期间开关节点被拉到地，自举电容从电源经二极管充电，充到接近 VCC 减去二极管压降；下管关断、上管需要导通时，开关节点电压被抬到母线电位，自举电容上的电压随之被抬到母线电压加 Vboot，驱动芯片内部稳压后给上管栅极供电。

于是上管能撑住多长导通，取决于两个量。一是自举电容能不能在下管导通的窗口里充满，时间常数 tau 约等于（驱动内阻加二极管电阻加电容 ESR）乘以 Cboot；二是一个开关周期里上管导通时间不能超过电容放电允许的极限——电容要供出栅极电荷 Qg、驱动芯片静态电流和自举二极管漏电流这三份电荷。占空比越大，下管导通窗口越短、上管取电时间越长，电容两端电压越容易被抽干，Vge 一路下滑。最后上管长时间停在半导通的放大区，导通损耗飙升、结温失控，就是现场看到的炸管。

还有第三个容易被忽略的限制：控制器的最小导通时间与最小关断时间。如果寄存器里的最小脉宽已经把下管导通窗口卡得比自举充电所需时间还短，那么电容根本来不及补电，换多大容量都无解。

三 定位步骤

1. 用差分探头挂自举电容两端（不要挂栅极），看它在下管导通窗口里的充电曲线，量出充到平台需要多少微秒，再和实测下管导通时间直接对比。

2. 量下管导通时间：直接读开关节点波形低电平的持续时间，这是自举唯一的补电窗口。

3. 换容做对照：把自举电容从 100nF 换到 1uF、4.7uF 各试一次，看重载时 Vge 下滑幅度是否明显收敛。改善显著就是容量不足，几乎无改善就要去查驱动芯片自身和二极管。

4. 量自举二极管：万用表二极管档看正向压降，兆欧表看反向漏电。漏电偏大的管子在小占空比高频段会明显拖垮自举电压。

5. 查两处规格：驱动芯片自举引脚内部稳压值与静态电流，控制器 PWM 最小导通时间配置，确认没有被最小脉宽限制反咬。

四 处置方案

第一层是容量取舍。按下式粗算：Cboot 大于等于（Qg 总电荷加漏电流乘上管导通时间）除以允许的电压跌落量，电压跌落量取驱动稳压值以下约 1V 的余量。我这次把 100nF 提到 2.2uF，重载时 Vge 从 10.2V 回到 13.1V。

第二层是降 ESR 与漏电流。自举电容换低 ESR 的 X7R 陶瓷，别用普通电解；自举二极管选恢复快、正向压降低、漏电小的型号。二极管压降每低 0.1V，就等效多出 0.1V 驱动裕量，这笔账很划算。

第三层是绕开极限。如果工况要求占空比长期高于 90%，自举方案本身不适配，应该改用隔离驱动电源，或者在低占空比侧插入短时刷新脉冲来强制补电，而不是硬堆电容。

五 取值对照表

六 工程笔记三条

现象：上管 Vge 随占空比升高而下滑，降频后恢复。原因：下管导通窗口不够给自举电容充满。处置：加大自举电容并换低 ESR 陶瓷，必要时插入刷新脉冲。

现象：自举电容换了 4.7uF，重载 Vge 仍然不够。原因：自举二极管漏电与反向恢复偏大，补进来的电荷又被漏掉。处置：更换快恢复低漏电二极管后再测。

现象：改完自举不炸管了，但低速小占空比时偶发单侧驱动不足。原因：控制器最小导通时间配置过短，下管窗口被卡死。处置：放宽最小脉宽，重新核对死区与最小导通的配合。

七 小结与免责

上管驱动发软到炸管，多数不是驱动芯片坏了，而是自举回路的充电窗口与放电极限被占空比挤穿了。排查顺序应该是先看自举电容两端电压波形，再看下管导通窗口够不够 5 倍 tau，最后才怀疑芯片。艾思控在这类驱动板的硬件评审里，习惯把自举电容容量、二极管选型、最小导通时间和最大占空比当作一组条件一起核，而不是先布完板再补电容。以上取值仅作工程参考，器件规格书只是起点，具体以实测为准。

你们的板子上自举电容一般给多大、占空比上限卡在多少？欢迎评论区交流。