共2条
1/1 1 跳转至页
DSP 请教 DSP 电平连接的问题
问
我看见合众达和闻亭的2812板子上都有这样的电路:
比如说DSP的某个引脚需要接到高电平上,那么就通过一个10K()或者4.7K的电阻接到VDD上。为什么不是直接接到VDD呢?如果那样会有什么样的后果呢?
答 1: 这样更灵活 答 2: 一头雾水a12345678,请您稍微在详细说说好吗? 答 3: 直接接上去,你就不怕把芯片的IO口弄坏吗? 答 4: ?但是,如果是直接接在+3.3v上的话,这样的电平是其电器特性所允许的啊,这样也会烧掉吗?
而且,通过电阻连接的话,电阻还会有一点压降的吧?(应该会有吧?)那么I/O口得到实际电平不久降低了吗?
以上是我的疑惑,请各位大哥指教。谢谢。 答 5: 大胆去掉,只要此IO不在程序中配置为输出且出L 答 6: 典型电路,限流 答 7: 主要是限流, 答 8: 也防止上电时候锁定
比如说DSP的某个引脚需要接到高电平上,那么就通过一个10K()或者4.7K的电阻接到VDD上。为什么不是直接接到VDD呢?如果那样会有什么样的后果呢?
答 1: 这样更灵活 答 2: 一头雾水a12345678,请您稍微在详细说说好吗? 答 3: 直接接上去,你就不怕把芯片的IO口弄坏吗? 答 4: ?但是,如果是直接接在+3.3v上的话,这样的电平是其电器特性所允许的啊,这样也会烧掉吗?
而且,通过电阻连接的话,电阻还会有一点压降的吧?(应该会有吧?)那么I/O口得到实际电平不久降低了吗?
以上是我的疑惑,请各位大哥指教。谢谢。 答 5: 大胆去掉,只要此IO不在程序中配置为输出且出L 答 6: 典型电路,限流 答 7: 主要是限流, 答 8: 也防止上电时候锁定
共2条
1/1 1 跳转至页
回复
我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏¥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏¥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏¥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏¥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏¥26元 | |
我要赚赏金
