网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 核电压与时序性能的关系

共1条 1/1 1 跳转至页

核电压与时序性能的关系

becoll
工程师
2010-10-31 01:44:47     打赏

一些型号的fpga支持可选内核电压，核电压越低，功耗越低，但时序性能也同时降低了。也就是功耗和性能是对矛盾。
感觉电压低，达到0或1的阈值电平就该更快，性能应该越好才对
不太明白原因，是否有高手能解释一下？

回复
收藏
0



关键词： 电压     时序     性能     关系    

共1条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]