EEPW论坛

LIBRARY IEEE ;
USE IEEE.STD_LOGIC_1164.ALL ; --库与程序包声明
ENTITY DFF1 IS
  PORT (CLK : IN STD_LOGIC ;
           D : IN STD_LOGIC ;
           Q : OUT STD_LOGIC );
 END;
 ARCHITECTURE bhv OF DFF1 IS
  SIGNAL Q1 : STD_LOGIC ; --类似于在芯片内部定义一个数据的暂存节点
  BEGIN
   PROCESS (CLK)
    BEGIN
     IF  CLK‘EVENT AND CLK =‘1’   --CLK上升沿检测
         THEN  Q1 <= D ;   
     END IF;
   END PROCESS ;
Q <= Q1 ;            --将内部的暂存数据向端口输出 
 END bhv;