EEPW论坛

真心需要学习，谢谢~

　　· 运放的共模拟制比，是常被大家关注的一个运放参数，尤其是在差分放大器和仪表放大器中。但这一小节只讨论运放的共模抑制比，以及CMRR带来给运放的误差。关于差分放大器和仪表放大器，以后另文讨论。

　　在开始讨论运放的共模抑制比，我们先了解一下运放的共模输入电压，运放的共模输入电压是指运放的两个输入引脚电压的平均值，注意是“平均值”，这一点很重要，如下图所示。对于双极性输入级的运放，运放的共模输入电压，一般达不到电源轨。而有些rail to rail输入运放的共模电压是可以达到电源轨的。

　　在理想运放中，运放的差模放大倍数为无穷大，共模放大倍数为0。理想总是美好的，现实总是残酷的。因此实际运放确不是这样的，实际运放的差模放大倍数也不会是无穷大，共模放大倍数也不会是零。我们就这样定义运放的共模抑制比(CMRR)，差模增益与共模增益的比，如下式

　　还有一个参数非常常见，就是CMR，它其实是CMRR的对数表示，如下式：

　　不过这两个参数经常被混用。我们只要了解他们都是在表示，运放对共模信号的抑制能力就可以了。

　　运放只所以会对共模信号能够进行放大，当然这是我们不期望的，但也是不可避免的。主要来源于下面几个原因：

　　(1) 运放差入输入级的不匹配。这又可分为以下的原因引起的不匹配：

　　1) 源极或漏极电阻的不匹配，

　　2) 信号源电阻

　　3) 栅极-漏极之间的结电容

　　4) 正向跨导的不匹配

　　5) 栅极漏电流

　　(2) 拖尾电流源的输出阻抗

　　(3) 拖尾电流源的寄生电容会随频率的变化而变化

　　下面我们就挑几个上面的原因看一下它们的影响：

　　(1) 电阻的不匹配，如下图所示，由于电阻的不匹配，一个共模电压的变化ΔVin，会在X，Y点转化为一个差模电压。

　　计算如下，这个由失配阻ΔRd引入的差模信号，就会转化为差分级输出信号的噪声。

　　(2) 输入晶体管的不匹配，管子的不匹配，会引起两管子的电流的微小差别，并且两个的跨导是不一样的。

　　由于输入级管子的不匹配，会将共模信号转化为一个差模的误差，可以用下面的公式表示，它表示失配跨导引起的CMRR。

　　(3) 再介绍一个原因，就是拖尾恒流源的寄生电容会随频率变化而变化。这会引起这个恒流源电流的变化，差分输入端射极或源极电阻用恒流源代替的目的是保持电流恒定和高阻抗。但它的电流如果随频率发生变化，势必降低差分输入端的共模抑制能力。

　　· 上一小节简单介绍了，共模抑制比的定义，以及引起它的原因。下面就介绍一下，它的影响。本系列贴子的目的是说清楚运放参数的定义，分析引起这个问题的原因，介绍明白这个参数对电路的影响，最后尽力介绍一些经验方法来尽可能的减少和避免这些影响。

　　简单来说，CMRR是运放的一个直流精度参数，它的好坏，会引起运放的放大电路的输出误差的好坏。

　　下表是OPA177的datasheet中标出的共模抑制比CMRR，注意表中标定的值是指，在输入共模电压范围内的直流共模抑制比。它的最小值为130dB，是非常高的值。

      由于CMRR是有限值，当运放输入端有共模电压Vcm时，它会引入一个输入失调电压，我们称之为Vos_CMRR。如下图所示

     当共模电压为5V时，这个失调电压为1.58uV。计算过程如下，直流共模抑制比转化为比率为：

     对于上图中的G=2的电路，则输出端误差为3.16uV。对于基准源为2.5V，双极性输入的24位ADC来说，为相当于引起了11个LSB的直流误差了，直接影响到最后四位的精度了。

　　下面介绍另一个不好的影响，运放的CMRR是随频率的增加而降低。Datasheet中通常会给出一个曲线图来表示这一变化。如下图，这一点是一个非常令人不爽的特性。

　　我们可以计算一下这一特性的影响，如下图所示，当共模信号为一个20Vpp@1KHz的正弦信号时，它引入的输入失电压将是Vos_CMRR_AC=200uV@1kHz。对于Gain=2的放大电路，它的输入误差信号将为 400uV@1kHz。

　　有一点需要引起注意，对于反向比例放大电路，如下图，它的同向端是接入到地的，由于“虚短”。此放运放的共模信号将为0，并且不随信号的变化而改变。因此共模信号引起的误差很小。

　　而对于同向比例放大电路，如下图，它的同向端是接是接的信号，由于“虚短”。此放运放的共模电压就是信号的电压。如果信号本身是一个频率很高的信号，幅值也很大。那么由这个信号引 入的Vos_CMRR_AC执必会非常大。此时应选用在信号频率上 CMRR依然很高的运放。经过上面的分析，即使这样，Vos_CMRR_AC的影响可能也会是非常严重的。

　　最后简单介绍一下运放的CMRR测试，通常人们会想到有下图的方法来测试CMRR，这种方法看似简单，但存在一个很大的问题，就是它需要的电阻匹配度非常高，为发测CMRR>100dB的运放，需要1ppm以下的电阻。这几乎不实用。

　　简单易行的方式是下图的方式。它对电阻的匹配度要求要低的多。

　　设信号源输出电压为VS，测得辅助运放输出电压为VL0，则有

太棒了啊，果断支持

　　· 在本系列主题的part1-part8中详细分析了运放的主要直流参数。我们分析它们的原因就是，它们会给我们的电路引入直流误差。本贴的主要目的是把影响运放直流误差的原因都找出来，并且说明了它是怎样影响的。以便工程师在设计精密放大电路时多加注意。

　　这一贴主要解释一个图和一个公式。这个图和公式来源于TI的一篇应用手册。

　　http://www.ti.com/lit/an/sboa054/sboa054.pdf 感兴趣的话，可以细细读来。

　　首先让我们看一下，同放放大电路的理论模型，如下图

      这个电路在运放的应用电路中，再长见不过了。它的输出为eo. 等于闭环增益(1/β)乘以输入信号，这里的。输入信号我们要多加注意了，它是由电路的输入信号ei减于运放引入的误差eid构成的。式中β是反馈系数，对于像下图这样的典型同向放大电路，它的值就是R1/(R1+R2)。这在模电课本中都有详细叙述，不过多啰嗦。本文更要关注的是eid。

      对于eid，我们的第一反应可能会是输入失调电压offset，再进一步的反应是输入偏置电流流过电阻网引起的误差电压。可事实，远不只这两个因素，它俩还有七大姑八大姨的都来凑热闹。那我们就展示出它的真面目：

     上式等号右边的项够多吧。真没让我们失望，这么多参数，参于到制造直流误差的行列中。当然这些参数，也就是在part1-part8中提到的参数。

　　让我们再来认真看一下上一小节中提到的公式：

　　下面我们一项一项的来看看他们吧。

　　(1) Vos, 输入失调电压，大家都熟，不多废话。它更坏的一点是它不是一个老实待着的值，它会随着温度变化漂移呢。

　　(2) Ib+, 同向端输入偏置电流，它流过同向端等效阻抗，形成一个误差电压。

　　(3) Ib-, 反向端输入偏置电流，它流过反向端等效阻抗，形成一个误差电压。

　　有人可能注意了，输入端阻抗怎么计算呢。下面的图一看就明白了。简而言之吧，输入电阻(信号源电阻加输入端电阻)与反馈电阻的并联。千万别忘了信号源电阻哦，因为我们时常选用高阻抗的传感器做信号源。

　　(4) en, 等效输入噪声。这个值，我的理解可不只是datasheet中给定的en如1.1nV√Hz。它是集成了电压噪声，电流噪声和电阻噪声三都的贡献的。是所有噪声等效到输入端的值。具体请参照Art Kay的文章和本系列博文的part4。

　　(5) eo/A, 这个表达式，可能很多人从来没有关注过，有这一项的原因是，运放的开环增益A不为0。这也就是因为输入贴值的不同，而引起的等效输入误差的不同了，举个例 子吧，如果输出值是5V。开环增益是100dB，不低了吧。它的折算到输入端的误差就有50uV啊。不是小数目了。

　　(6) eicm/CMRR, 这个不用多说，输入端的同模电压除以共模抑制比。又有一点不好的地方，运放的CMRR可是随共模信号频率的增加而下降的。好多运放的CMRR在共模信号到10KHz以上时，就比直流下降了几十个dB呢

　　(7) ΔVs/PSRR，电源电压的变引入的误差。同样的，交流PSRR在随频率的增高，而下降。

　　看了这些，可能还会以为，这点小误差是毛毛雨了，至多到mV级，甚至在uV级，不要忘了，它还要乘上一个增益Gain呢。假如输入误差是100uV。增益为100倍，则输出的误差信号，就是10mV。

　　Input_error x Gain = Output Error

　　如果还觉得没什么，那再讲一个经验值吧，一个满量程为5V的16位ADC的一个LSB约为75uV。只要75uV的误差就会引起ADC的一位的变化。假如放大电路的输出误差信号是1mV的话，这个信号给ADC，直接引起的误差就是13个LSB以上。

　　这个Output error，真是鱼龙混杂。有直流成份，这个可通过ADC采样后校正去除掉。有噪声信号，还有交流的成份。最不期望的，它还会随温度漂移呢。

　　我们在设计电路中，可以通过上面的分析，找出引起直流误差的主要因素，然后努力减小之。