网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 一个语法问题

共1条 1/1 1 跳转至页

一个语法问题

chinahaike
菜鸟
2004-08-17 00:14:47     打赏
Verilog HDL 中的 initial语句和always语句可以互相吗 ？我刚刚学习，不过会努力的 ！
回复
收藏
0



关键词： 一个     语法     问题    

共1条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]