EEPW论坛

耐辐射低压降稳压器 (LDO) 是许多航天级子系统（包括现场可编程门阵列 (FPGA)、数据转换器和模拟电路）的重要电源元件。LDO 有助于确保为性能取决于干净输入的元件提供稳定的低噪声和低纹波电源。

但是，市场中有如此多的LDO，如何为子系统选择合适的耐辐射器件呢？让我们看看一些设计规格和器件特性，以帮助您做出这个决定。

航天级LDO的压降

LDO的压降是输入电压和输出电压之间的电压差，在该电压差下 LDO 停止调节输出电压。压降规格越小，能够实现的工作电压差就越小，从而使功率耗散和热耗散更少，并从本质上提高最大效率。这些优势在更高的电流下会变得更加显著，如公式 1 所示：

LDO 功率耗散 = (VIN - VOUT) x IOUT                 (1)

在耐辐射方面，很难找到在辐射、温度和老化方面提供强大性能的真正低压降稳压器。例如，TI 的耐辐射 LDO TPS7H1101A-SP 能够在 3A 电流下提供 210mV 的典型压降 (Vdo)，该压降目前在市场上属于超低水平。如果您有标准的 5V、3.3V、2.5V 或 1.8V 电源轨可用，该LDO 可以将输出电压调低至 0.8V 以提供任何所需的电压，以及一个或多个航天级模数转换器 (ADC) 或时钟所需的电流。

航天级LDO的噪声性能

随着卫星在太空中运行10年或更长时间，使机载集成电路充分发挥性能有助于确保设计寿命。为了向高性能时钟、数据转换器、数字信号处理器或模拟元件提供干净、低噪声的电源轨，LDO 电路需产生超小的内部噪声。由于不容易滤除内部产生的 1/f 噪声，因此应采用具有固有低噪声特性的 LDO。低频噪声通常是最大的，也是最难滤除的。TPS7H1101A-SP 提供超低的 1/f 噪声水平，在 10Hz 频率下的峰值约为 1µV/√Hz。有关 RMS 噪声随频率变化的情况，请参阅下面的图 1。

图 1：TPS7H1101A-SP 噪声

航天级 LDO 的 PSRR

电源抑制比 (PSRR) 用于衡量 LDO 清除或抑制由上游其他元件传入噪声的能力。对于高端 ADC，为了更大限度地减少位错误，输入电源噪声要求不断提高。鉴于控制环路的特性，在较高的频率下，很难获得高PSRR。通常，设计人员需要使用外部元件来滤除噪声，从而达到可接受的有效 PSRR，但会增加解决方案尺寸 – 这对于航天应用而言是一个明显的问题，因为尺寸和重量会直接影响卫星****成本。在上游电源的开关频率下，需要特别注意 PSRR（因为在该频率下存在电压纹波）。此外，由于开关谐波的影响，在该频率下也要妥善考虑 PSRR。如果您期望实现出色的 PSRR，TPS7A4501-SP LDO 可在 100kHz 的频率下提供超过 45dB 的 PSRR。

其他重要的 LDO 特性

除压降、PSRR 和噪声之外，让我们看看实现耐辐射 LDO 性能不可或缺的几项出色特性。

• 使能。在太空中，太阳能电池板只能提供一定的电能，而许多功能都依靠电能才能运行。利用使能特性，您可以在任何给定的时间指定 LDO 是打开还是关闭，事实证明，该特性对于节省整体功率预算而言至关重要。使能引脚对于上电时序而言也很重要，而新一代 FPGA 对上电时序的需求越来越大。

• 软启动。电压上升过快可能会导致电流过冲或过大的峰值浪涌电流，从而损坏 FPGA 或 ADC 等下游器件。软启动特性可调节启动时输出电压上升的速度。软启动还可以防止上游电源产生过电流，从而防止出现不可接受的电压下降。

• 输出电压精度。通常，Xilinx KU060 等较新的航天级 FPGA 对每个电源轨都有严格的输入电压容差要求，以实现最佳性能。为确保您的设计在辐射暴露和寿命终止条件下满足严格的精度要求，请采用 TPS7H1101A-SP 等器件，该器件位于 KU060 开发板上。

• 尺寸。除了采用易于布局的小型封装之外，减小解决方案尺寸的其他方法包括限制 LDO 的外部元件数量，实现更多集成功能、更好的 PSRR 和噪声规格，以及在单粒子效应下实现更可靠的耐辐射性能。TI 的 TPS7A4501-SP 在封装尺寸、布局和解决方案尺寸方面都是一款业界超小的耐辐射 LDO。

结语

面对如此多的器件，选择一款合适的 LDO 可能很困难，应从哪些功能和特性最重要的角度考虑。例如，如果您的应用要为高端 FPGA 或高速数据转换器供电，则输出电压精度、基准精度、PSRR 和噪声等特性可能是需要优先考虑的因素。不过，如果您要设计低性能模拟电路或使用容差要求不那么严格的旧 FPGA，那么在保持适当功能的同时拥有尺寸超小、成本超低的解决方案可能是更好的选择。