很多电子工程师都有过这样的经历：电路原理图设计正确，PCB也精心布局布线，样机制作出来后功能测试一切正常，但一到EMC实验室做认证测试就原形毕露——辐射超标、传导干扰、静电打不死、浪涌扛不住。返工修改PCB不仅浪费时间和金钱，更可能延误产品上市进度。电磁兼容（EMC）设计是PCB设计中最具挑战性的领域之一，它要求工程师不仅要懂电路原理，还要理解电磁场理论、信号完整性、电源完整性等跨学科知识。更棘手的是，EMC问题往往具有隐蔽性和不确定性，同一个设计在不同的测试环境下可能表现出完全不同的结果。本文将从干扰的产生机理出发，系统讲解PCB层面的EMC设计方法，包括滤波、屏蔽、接地、布局布线等关键技术，并结合实际整改案例，帮助你建立EMC设计的系统性思维，让产品一次性通过认证测试。

一、EMC三要素：从源头理解干扰

理解EMC问题的本质，需要从干扰的三要素入手：干扰源、耦合路径、敏感设备。只要切断其中任何一个环节，EMC问题就能得到解决。

干扰源是产生电磁噪声的源头。在PCB上，最常见的干扰源是开关电源和高速数字信号。开关电源通过快速开关MOS管来转换能量，开关过程中的电压和电流变化率（dv/dt和di/dt）非常大，会产生丰富的高频谐波噪声。例如，一个开关频率为500kHz的DC-DC转换器，其噪声频谱可以延伸到几十MHz甚至上百MHz。高速数字信号的上升沿越陡峭，包含的高频成分越丰富。一个上升时间为1ns的数字信号，其有效带宽可以达到350MHz（根据经验公式BW = 0.35/tr）。这些高频噪声会通过传导和辐射两种方式传播出去。

耦合路径是干扰从源头传播到敏感设备的路径，分为传导耦合和辐射耦合两种。传导耦合是指干扰通过导线（如电源线、信号线）直接传播，例如开关电源的噪声通过电源线传导到电网，影响其他设备。辐射耦合是指干扰以电磁波的形式在空间中传播，例如PCB上的高速信号线像天线一样向外辐射电磁波，被附近的敏感设备接收。一般来说，低频干扰（低于30MHz）以传导为主，高频干扰（高于30MHz）以辐射为主。

敏感设备是受到干扰影响的设备。在PCB上，敏感设备通常是模拟信号采集电路、射频接收电路、高精度ADC等。这些电路对噪声非常敏感，微小的干扰就可能导致信号失真、测量误差增大、通信误码率升高等问题。

EMC设计的核心思路就是：抑制干扰源、切断耦合路径、提高敏感设备的抗干扰能力。

二、电源系统的EMC设计

电源系统是PCB上最大的干扰源，也是EMC设计的重中之重。

输入端的EMI滤波是抑制传导干扰的第一道防线。根据CISPR 22/32等EMC标准，电子设备向电网注入的传导噪声必须低于规定的限值。为了满足这一要求，需要在电源输入端设计EMI滤波器。典型的EMI滤波器由共模电感、X电容、Y电容组成。X电容跨接在火线和零线之间，用于抑制差模噪声；Y电容分别跨接在火线-地和零线-地之间，用于抑制共模噪声。需要注意的是，Y电容的容量受到漏电流的限制，不能太大，否则会导致设备漏电流超标，带来安全隐患。

DC-DC转换器的布局布线对辐射噪声影响极大。DC-DC芯片内部的MOS管高速开关，会产生很大的di/dt，这个电流流经的回路面积越大，辐射噪声就越强。因此，DC-DC的关键元器件（输入电容、输出电容、电感、芯片本身）必须紧密放置，尽量减小高频电流的回路面积。特别是输入电容，它的作用是提供开关瞬态的大电流，必须尽可能靠近芯片的VIN和GND引脚。输出电感和续流二极管（如果是异步拓扑）也应该靠近芯片放置。

开关节点（SW节点）是DC-DC中辐射最强的地方。SW节点的电压在输入电压和地之间快速切换，dv/dt非常大，是一个强辐射源。为了减小SW节点的辐射，应该尽量减小SW节点的铜皮面积，但又要保证足够的载流能力。可以在SW节点下方铺地，利用地平面作为屏蔽层，但要注意保持一定的距离，避免寄生电容过大影响效率。

LDO虽然效率较低，但其输出噪声远小于DC-DC，非常适合给敏感的模拟电路供电。在混合信号系统中，通常采用DC-DC+LDO的两级供电方案：DC-DC将输入电压降到中间电压（如5V或3.3V），再由LDO降到模拟电路所需的工作电压（如2.5V或1.8V）。这样既保证了效率，又获得了干净的电源。

电源分割与隔离是处理混合信号系统的关键技术。在同时包含模拟电路和数字电路的PCB上，通常需要将模拟地和数字地分开，避免数字电路的噪声通过地平面耦合到模拟电路。但需要注意的是，模拟地和数字地最终必须在某一点连接在一起，否则两个地之间会产生电位差，反而引入更大的干扰。这个连接点通常选择在电源入口处或ADC芯片下方，采用单点接地的方式。

三、信号线的EMC设计

信号线既是干扰的受害者，也可能是干扰的传播者。

高速信号线的阻抗控制是保证信号完整性的基础。当信号的上升时间小于走线延迟的6倍时，就需要考虑传输线效应。阻抗不连续会导致信号反射，反射波与入射波叠加会产生振铃和过冲，严重时可能导致逻辑误判。常见的阻抗不连续点包括：走线拐角、过孔、连接器、芯片引脚等。为了减小阻抗不连续的影响，可以采用以下措施：使用45°拐角或圆弧拐角；在过孔附近添加回流地过孔；选择阻抗匹配的连接器；在芯片引脚处添加串联端接电阻。

端接电阻是抑制信号反射的有效手段。串联端接电阻放置在驱动端，阻值等于走线阻抗减去驱动器的输出阻抗，通常为22Ω~33Ω。并联端接电阻放置在接收端，阻值等于走线阻抗，通常为50Ω。串联端接的优点是功耗小，缺点是上升沿会变缓；并联端接的优点是信号质量好，缺点是功耗大。在实际应用中，串联端接更为常用。

差分信号的共模噪声抑制是EMC设计的重要内容。差分信号本身具有很强的抗干扰能力，因为接收端只关心两个信号的差值，共模噪声会被自动抵消。但如果差分对的两个信号不对称（如走线长度不等、间距不一致、参考平面不完整），共模噪声就会转化为差模噪声，影响信号质量。因此，差分走线必须严格保持等长、等距，并且在整个路径上都有完整的地平面作为参考。

I/O端口的防护是防止外部干扰进入PCB的关键。USB、以太网、RS485等外部接口是干扰进入PCB的主要通道。在这些端口处，通常需要设计ESD保护电路、共模滤波器、TVS管等防护器件。ESD保护二极管应该尽可能靠近连接器放置，以便在静电放电时第一时间将电流导入地。共模滤波器可以抑制高频共模噪声，同时不影响差分信号的传输。对于以太网接口，还需要使用带隔离变压器的RJ45连接器，实现电气隔离。

四、接地与屏蔽设计

接地是EMC设计中最基础也最容易被误解的概念。

地平面的完整性直接影响信号的返回路径和辐射水平。根据电磁场理论，高频信号的返回电流会沿着信号走线下方的地平面流动，形成最小的电流环路。如果地平面被分割或开槽，返回电流被迫绕行，环路面积增大，辐射噪声也随之增大。因此，高速信号走线下方必须有完整的地平面，不能跨越分割区域。如果确实需要跨越，可以在跨越处添加 bridging 电容，为返回电流提供高频通路。

多点接地与单点接地的选择取决于信号的频率。对于低频信号（低于1MHz），单点接地可以避免地环路引起的干扰；对于高频信号（高于10MHz），多点接地可以减小接地阻抗，降低辐射。在实际的混合信号系统中，通常采用分区接地的方式：模拟地采用单点接地，数字地采用多点接地，两者在电源入口处单点连接。

屏蔽罩可以有效抑制辐射噪声。对于辐射超标的PCB，可以在噪声源（如DC-DC、时钟电路、射频电路）上方加装金属屏蔽罩。屏蔽罩的原理是利用金属的反射和吸收作用，将电磁波限制在屏蔽罩内部。屏蔽罩的设计需要注意以下几点：屏蔽罩应该与地平面良好接触，四周使用多个接地点，间距小于λ/20（λ为最高干扰频率对应的波长）；屏蔽罩内部的地平面应该完整，不要有大的开槽；屏蔽罩与PCB之间应留出一定的空间，避免与元器件短路。

五、EMC整改实战案例

案例一：某智能音箱产品辐射超标，在200MHz~300MHz频段超出限值6dB。通过近场探头扫描定位，发现噪声主要来自WiFi模块的时钟电路。整改措施：在时钟信号线上串联33Ω端接电阻，减小上升沿陡度；在时钟芯片电源引脚增加100pF去耦电容；在WiFi模块上方加装屏蔽罩。整改后辐射降低12dB，顺利通过认证。

案例二：某工业控制器RS485通信受干扰，现场偶尔出现通信错误。分析发现干扰来自附近的变频器。整改措施：在RS485端口增加TVS管和共模滤波器；使用屏蔽双绞线，屏蔽层单点接地；将RS485收发器与MCU之间使用光耦隔离。整改后通信稳定性显著提升，现场测试无误码。

来源： 整理文章为传播相关技术，网络版权归原作者所有，如有侵权，请联系删除。