EEPW论坛

Actel公司宣称其Libero集成设计环境(IDE)强化了对基于反熔丝的单芯片Axcelerator FPGA的支持，可有效改善硅芯片性能，提高产品质量(QoR)和时序的闭合性。 Libero IDE的时序驱动贴装和布线的优势在于，它采用了新型可预测规划和布线技术，能提高分析芯片资源的能力，从而使Fmax在大部分复杂设计中可得到平均10%，最高15%的改善。此外，Mentor Graphics LeonardoSpectrum和Precision RTL综合工具则可提高QoR达14%，并能提供比上代产品更优异的全局时钟缓冲、寄存器复制和时序修正功能。 Libero IDE采用新的可预测规划和布线技术，并辅之以通道余量反馈，从而帮助用户改进设计的性能和可布线性。该工具还包括了由Mentor Graphics、SynaptiCAD、Synplicity和Magma Design Automation等Actel公司EDA合作伙伴所提供的最新、最优秀的工具，以及Actel自行定制的开发工具，并这些项目集成到单个FPGA开发软件包中。 此外，Libero工具套件还支持混合信号设计登陆输入，允许设计人员在设计中选择混合或图式性高级VHDL或Verilog HDL语言模块。该IDE有三种版本可选，分别为Platinum、Gold和Silver。这三种版本均提供一年可更新使用许可。