EEPW论坛

十分钟学会xilinx设计 【FPGA/CPLD】

Xilinx UCOS移植的官方手册 【FPGA/CPLD】

关于DAC芯片中Auxiliary DAC out端口 【FPGA/CPLD】

Altera与Xilinx的FPGA区别 【FPGA/CPLD】

XC4VLX25 输入输出如何设置使用差分形式 【FPGA/CPLD】

xilinx的iMPACT 工具软件可单独下载安装吗？？？ 【FPGA/CPLD】

我在PlanAhead中绘制Pblock的时候为什么出现一些粗的线，这些线是什么意思？ 【FPGA/CPLD】

FPGA顶模块调用的子模块比较多时，是在XPS里生成顶模块IP么？可以在planahead里将我的FPGA代码放在system_slut.v下面作为它的子模块么 【FPGA/CPLD】

Xilinx ISE14.7 VHDL文件综合报错（conv_integer），大家帮忙看看。 【FPGA/CPLD】

linux-xlnx-xilinx-14.7系统跑不起来啊 【FPGA/CPLD】

申请免费Xilinx IP核 之指南（转载） 【FPGA/CPLD】

XILINX SERDES SI仿真时发送侧抖动的设置 【FPGA/CPLD】

Altera 还是 Xilinx ？ 【FPGA/CPLD】

Xilinx K7 GTX ADAPT 问题 【FPGA/CPLD】

trafficled 【FPGA/CPLD】

FPGA/CPLD设计工具___XilinxISE使用详解 【FPGA/CPLD】

Xilinx ISE Design Suite 11.1 【FPGA/CPLD】

是否可以帮助判断这个​芯片是否为xilin​x原装产品. 【FPGA/CPLD】

赛灵思秘笈大放送(5) ：一种多芯片串行收发器​纠偏方法 【FPGA/CPLD】

赛灵思秘笈大放送(4) ：嵌入式系统的性能测试(2) – iozone篇 【FPGA/CPLD】

嵌入式系统的性能测试​(1) – lmbench篇. 【FPGA/CPLD】

赛灵思秘笈大放送(2) ：使用S6 GTP实现OC3接口. 【FPGA/CPLD】

站住！关注Zynq的攻城师！网上研讨会9-11开播 【FPGA/CPLD】

求助：关于FPGA光纤数据传输问题 【FPGA/CPLD】

玩转FPGA必备基础 【FPGA/CPLD】

[精华] 为Modelsim添加Xilinx仿真库的详细步骤 【FPGA/CPLD】

xilinx 可编程输入输出单元 IOBs 资源被谁占用了? 【FPGA/CPLD】

Xilinx投片20nm FPGA，采用ASIC级可编程架构UltraScale 【FPGA/CPLD】

Xilinx首个20nm All Programmable器件开始投片 【FPGA/CPLD】

Digilent与Xilinx大学计划开放课程资料下载（包含完整的实验文档资料和工程代码） 【FPGA/CPLD】

Xilinx的Zynq该怎么用？ 【FPGA/CPLD】

【应用笔记】AN307:Xilinx用户的Altera设计流程(AN 307: Altera Design Flow for Xilinx Users) 【FPGA/CPLD】

【白皮书】stratix III FPGA 与 Xilinx Virtex-5: 体系结构和性能对比 【FPGA/CPLD】

Xilinx Spartan6 开发板原理图 【FPGA/CPLD】

请问xilinx 和 altera 的FPGA的特点和区别？ 【FPGA/CPLD】

Xilinx全局时钟资源的使用方法 【FPGA/CPLD】

Altera和Xilinx Modelsim仿真库 【FPGA/CPLD】

Xilinx ISE 10.1深入辅导资料（分享） 【FPGA/CPLD】

Xilinx开放源码硬件大赛培训教材，需要的进来申请 【FPGA/CPLD】

XIlinx 11.1中system generator和matlab的绑定问题 【FPGA/CPLD】