EEPW论坛

CycloneII固件及nios2内核出现逻辑混乱问题 【FPGA/CPLD】

Cyclone3 I/O逻辑电平兼容问题 【FPGA/CPLD】

哪位亲有北京航空航天大学 孙涵芳老师 的 可编程逻辑器件PAL 和GAL 一书 【FPGA/CPLD】

[精华] 如何用VHDL或Verilog最简洁地描述出一种逻辑功能（详见正文） 【FPGA/CPLD】

转发《[VHDL硬件描述语言与和数字逻辑电路设计].侯伯亭&顾新.扫描版》 【FPGA/CPLD】

FPGA中在线逻辑分析仪 【FPGA/CPLD】

增量编译（数字逻辑综合） 【FPGA/CPLD】

【应用笔记】在SOPC系统中使用SignalTap II嵌入式逻辑分析仪(Using SignalTap II Embedded Logic Analyzers 【FPGA/CPLD】

【应用笔记】使用SignalTap II嵌入式逻辑分析仪调试Nios II系统(Debugging Nios II Systems with the Signa 【FPGA/CPLD】

【白皮书】在40-nm工艺节点实现世界上最先进的定制逻辑器件 【FPGA/CPLD】

verilog设计经验总结 【FPGA/CPLD】

内嵌逻辑分析仪SignalTapII教程 【FPGA/CPLD】

[精华] 特殊图元的使用 【FPGA/CPLD】

verilog设计的一点经验 【FPGA/CPLD】

转载FPGA工程师面试试题集锦 【FPGA/CPLD】

各位大侠，请教时序逻辑组合逻辑的概念问题 【FPGA/CPLD】

请教算术逻辑运算单元设计的问题(急) 【FPGA/CPLD】

请问IDE（ATA）硬盘引脚的逻辑电平是多少？ 【FPGA/CPLD】

深入了解逻辑分析仪（Tek） 【FPGA/CPLD】

SignalTap Ⅱ嵌入式逻辑分析仪的使用（分享） 【FPGA/CPLD】

用CPLD实现单片机读写模 【FPGA/CPLD】

枚举类型到逻辑向量的转换（VHDL） 【FPGA/CPLD】

烧写CPLD怎么逻辑不改变？ 【FPGA/CPLD】

基于FPGA技术的存储器设计及其应用 【FPGA/CPLD】

C语言运算符 【DSP系统】

C语言运算符 【DSP系统】

[精华] 问个入门问题：时序功能与逻辑功能的不同 【FPGA/CPLD】

FPGA的基本结构 【FPGA/CPLD】

可编程逻辑器件应用前景探讨 【FPGA/CPLD】

可编程逻辑器件应用前景探讨强烈推荐~~~ 【FPGA/CPLD】

基于CPLDFPGA的半整数分频器的设计 【DSP系统】

基于逻辑分析内核的FPGA电路内调试技术 【FPGA/CPLD】

TI推出首款结合数学和逻辑功能的单芯片DSP 【DSP系统】

什么是可编程逻辑？什么是FPGA 【FPGA/CPLD】

可编程逻辑器件大观 【FPGA/CPLD】

CPLD是什么？ 【DSP系统】

用PLL好还是组合逻辑好？？？ 【FPGA/CPLD】

(转）IC设计中逻辑综合的一般步骤及相关基本概念 【FPGA/CPLD】

Nios 的用户定义接口逻辑实例 【FPGA/CPLD】

可编程逻辑器件的发展历程及概述 【FPGA/CPLD】