EEPW论坛

今日说“法”：让FPGA设计中的亚稳态“无处可逃” 【FPGA/CPLD】

XilinxSRL16E如何实现16移位寄存器

【项目资料】光纤项目系统概述 【FPGA/CPLD】

寄存器结构体的详细解析.doc 【FPGA/CPLD】

为什么QSYS自动分配的地址空间字节数和SPI IP核定义的内部寄存器地址空间字节数不匹配? 【FPGA/CPLD】

新人求助，FPGAVerilog代码上电复位期间，把某一64位宽寄存器初始化值全部置1后（低电平有效），原来正常的板件，不能正常运行了，一直保持上电复位状态。 【FPGA/CPLD】

FPGA基础之锁存器、触发器、寄存器和缓冲器的区别 【FPGA/CPLD】

关于用28335编程读取某个支持modbus协议模块内部寄存器的问题，用的是04功能 【DSP系统】

用FPGA驱动豪威（ov）5620之寄存器初始化问题 【FPGA/CPLD】

对F28335的位域和寄存器结构的学习(1) 【DSP系统】

对F28335的位域和寄存器结构的学习(2) 【DSP系统】

CPLD（EPM570T144）作为寄存器，与STM32进行数据交换怎么弄？？ 【FPGA/CPLD】

28335应用开发与实践心得-调试出错实验 【DSP系统】

Quartus II 代码综合后，为什么寄存器CLRN端的RTL和Technology Map Viewer不一样？ 【FPGA/CPLD】

【应用笔记】使用I/O控制和寄存器数据保留的MAX II在系统编程升级(MAX II ISP Update with I/O Control & Registe 【FPGA/CPLD】

cnt寄存器，不用可以不 【FPGA/CPLD】

5509a一个写寄存器的诡异问题 【DSP系统】

为什么还要再次定义寄存器变量呢？ 【FPGA/CPLD】

用Scilab模拟基本数字电路——移位寄存器之MLBS发生器 【FPGA/CPLD】

利用GEL语言对DSP初始化设置 【DSP系统】

The Alpha AXP Processor 【FPGA/CPLD】

[精华] [原创]FPGA-核nios全面接触 【FPGA/CPLD】

DSP寄存器编程使用疑惑 【DSP系统】

一种基于移位寄存器的CAM的Verilog HDL实现 【FPGA/CPLD】