|
帖子主题 |
回复 |
人气 |
|
XILINX有没有哪个文档是专门介绍PS与PL进行通讯时的接
[站的高尿的远]
|
0 |
1753 |
|
Xilinx改变世界的三十年
[wangyu]
|
6 |
6041 |
|
|
差分时钟接入FPGA的CC类型时钟管脚，我能把其用DCM处理
[站的高尿的远]
|
0 |
1850 |
|
|
【ZedBoard开发手记】
Zedboard I2C功能验证问题求助
[zwj1234]
|
1 |
3342 |
|
|
【Zynq】
获奖xilinx鼠标
[ming4129]
|
17 |
6135 |
|
|
结构体编译无问题，程序执行到结构体初始化的时候挂起了
[站的高尿的远]
|
1 |
1725 |
|
|
【Zynq】
ZedBoard学习手记（六）最后一步？通过上层应用程序调用
[啸风]
|
2 |
2378 |
|
|
AD输出的差分时钟接入ISE中的DCM作为全局时钟可行吗
[站的高尿的远]
|
0 |
1940 |
|
|
各位，我用zedboard的默认配置来配置7015 ,这样能
[站的高尿的远]
|
0 |
1627 |
|
|
【Zynq】
求助 怎样远程更新我的FPGA？
[longing05]
|
11 |
7668 |
|
|
【Zynq】
求助 通过PCAP接口怎么实现随时配置PL端
[longing05]
|
5 |
3391 |
|
|
这执行这条命令时为什么不能生成devicetree.dtb文
[jianwenchang]
|
1 |
2120 |
|
|
各位，有没有碰到这样的情况，JTAG模式下，用XPS烧.bi
[站的高尿的远]
|
2 |
1877 |
|
|
看设计所占用的面积资源数量 是看综合出来的报告里面那个occ
[站的高尿的远]
|
1 |
2401 |
|
|
DDR控制信号一定要接上拉么
[站的高尿的远]
|
0 |
1348 |
|
|
zed 第一次进入ubuntu 需要多久呢
[qile10234]
|
1 |
1831 |
|
|
为什么我自己通过SDK自动生成的fsbl不能启动？
[simonmao8385]
|
1 |
2215 |
|
|
最近忙活了一块Xilinx开发板，把遇到的问题在这整理一下吧
[winthony]
|
22 |
10050 |
|
|
【ZedBoard开发手记】
【ZedBoard开发手记】SWJTU之安装ubuntu
[CMika]
|
6 |
4946 |
|
|
【Zynq】
Xilinx Zynq 交流群内活动，有图有真相
[nakey]
|
14 |
6203 |
|
|
【Zynq】
这个问题怎么解决有人知道吗？
[simonmao8385]
|
1 |
1561 |
|
|
工程师创新设计宝典之FPGA开发全攻略正式发布！欢迎工程师下
[Tony]
|
32 |
13516 |
|
|
关于fpga配置过程中的CRC校验的问题
[xie0jing0]
|
9 |
8895 |
|
|
【Zynq】
往文件系统里添加了编译的模块ko文件，执行modprob是报
[zwj1234]
|
5 |
3017 |
|
|
SDK无法创建HelloWorld模板工程
[guowq]
|
0 |
1722 |
|
|
【Zynq】
AXI DMA Linux驱动程序编译问题
[googyouhua]
|
5 |
6988 |
|
|
【Zynq】
zedboard usb转虚拟串口（CDC）
[zwj1234]
|
0 |
2316 |
|
|
调用Xilinx IP核设计FIR滤波器的问题
[shysheng]
|
6 |
10106 |
|
|
【ZedBoard开发手记】
从零开始制作文件系统
[Druid]
|
5 |
3601 |