|
帖子主题 |
回复 |
人气 |
|
一个设计高速度XC9500XV的规划
[Rancho]
|
0 |
2424 |
|
|
利用 CoolRunner-II CPLD 进行高速设计
[Rancho]
|
0 |
2175 |
|
|
一个3/4/5/6X路对200 Mb / s到1000 Mb
[Rancho]
|
0 |
1814 |
|
|
高级 ChipSync 应用
[Rancho]
|
0 |
2076 |
|
|
利用数控阻抗:信号完整性和功耗的考虑
[Rancho]
|
0 |
1826 |
|
|
加速系统设计需要高密度的连接与有针对性的参考设计
[Rancho]
|
0 |
1923 |
|
|
使用 2.1i 版 Xilinx 设计管理器和流程引擎 (D
[Rancho]
|
0 |
1911 |
|
|
2.1i 版 FPGA 编辑器
[Rancho]
|
0 |
2037 |
|
|
2.1i 版布局规划器支持 Virtex FPGA
[Rancho]
|
0 |
2176 |
|
|
利用 6.2i 布局规划器创建 RPM
[Rancho]
|
0 |
1792 |
|
|
PACE 实现前的管脚布局创建
[Rancho]
|
0 |
1642 |
|
|
利用 Virtex-4 EasyPath FPGA 的“在系
[Rancho]
|
0 |
2253 |
|
|
反思自己的数百万的门级fpga的验证策略
[Rancho]
|
0 |
1714 |
|
|
与 Synplicity 和 Exemplar 的交叉探测
[Rancho]
|
0 |
2098 |
|
|
Design Tips for HDL Implementa
[Rancho]
|
0 |
1445 |
|
|
维护可重复的结果
[Rancho]
|
0 |
2082 |
|
|
Spartan-6 fpga定位并重新定位使用指南
[Rancho]
|
0 |
1971 |
|
|
得到智能重置组合:考虑的是当地,而不是全球性的
[Rancho]
|
0 |
1495 |
|
|
利用 SRL16E 节省成本
[Rancho]
|
0 |
1641 |
|
|
无需板仿真即可估计实际的输出时序
[Rancho]
|
0 |
1502 |
|
|
数字锁相环 (DPLL) 参考设计
[Rancho]
|
0 |
2558 |
|
|
解决数兆兆位及更高的网络挑战
[Rancho]
|
0 |
1705 |
|
|
利用 CoolRunner-II CPLD 创建交叉点开关
[Rancho]
|
0 |
1871 |
|
|
平面显示器中的 Xilinx 器件
[Rancho]
|
0 |
1614 |
|
|
将 Spartan-3 FPGA 用作远程数码相机的低成本控
[Rancho]
|
0 |
1987 |
|
|
CoolRunner-II特性LCD模块接口
[Rancho]
|
0 |
1575 |
|
|
使用带 OMAP 的 CoolRunner-II , XSc
[Rancho]
|
0 |
1704 |
|
|
参考系统: OPB CAN 控制器
[Rancho]
|
0 |
1544 |
|
|
133 MHz PCI-X 到128 MB DDR 小型 D
[Rancho]
|
0 |
1428 |