|
帖子主题 |
回复 |
人气 |
|
封装IP核
[zsy5460]
|
2 |
2194 |
|
|
如何发现并解决FPGA设计中的时序问题（转）
[Jason_Zhang]
|
10 |
7017 |
|
|
基于verilog的二-十进制转换器（BCD转换器）实现
[dreamjsc]
|
2 |
7765 |
|
|
[分享]几篇FPGA关于信号很好的论文，需要的看下
[dayao67]
|
4 |
3182 |
|
|
网卡指示灯不亮
[502593045]
|
8 |
5678 |
|
|
virtex-5 PLL_ADV警告
[gxiaob]
|
1 |
3454 |
|
|
DDR2读数据方式选择
[gxiaob]
|
4 |
2684 |
|
|
ise综合问题
[zhrscut]
|
2 |
2795 |
|
|
取得优先权 - 将您的设计尺寸缩小 50%
[Rancho]
|
3 |
2459 |
|
|
FIR compiler 是否可以产生多频率滤波器
[lindajillduan]
|
2 |
3143 |
|
|
关于verilog中的#的疑问
[502593045]
|
6 |
3746 |
|
|
ISE约束手册（分享）
[Jason_Zhang]
|
7 |
4108 |
|
|
关于数字解调的一些问题，求助
[fenglema]
|
0 |
4 |
|
|
Xilinx ISE Design Suite10.x FP
[gxb2525775]
|
0 |
2354 |
|
|
基于V5的PCI-E数据采集疑问，求解答
[zengmouzm]
|
7 |
4432 |
|
|
Atlys Spartan-6 FPGA 开发板原理图（原厂
[terryno]
|
2 |
3164 |
|
|
关于xilinx pci 32bit总线的IP核
[heiyux]
|
2 |
3825 |
|
|
采用分区技术的增量设计重用（中文版）
[Rancho]
|
3 |
2672 |
|
|
FPGA设计经验总结
[jianxiawz]
|
2 |
2398 |
|
|
基于FPGA的自动驾驶仪
[woaishuishou]
|
3 |
2650 |
|
|
大神求解！时序性能问题
[lidonglei1]
|
5 |
2834 |
|
|
verilog HDL语法警告
[502593045]
|
1 |
3768 |
|
|
关于ISE顶层模块调用子模块时钟问题
[haoxin2010]
|
0 |
7008 |
|
|
高速 XC9500XL 设计计划
[Rancho]
|
2 |
2125 |
|
|
利用 2.1i 版软件约束 Virtex 设计
[Rancho]
|
0 |
2504 |
|
|
一个设计高速度XC9500XV的规划
[Rancho]
|
0 |
2637 |
|
|
利用 CoolRunner-II CPLD 进行高速设计
[Rancho]
|
0 |
2488 |
|
|
一个3/4/5/6X路对200 Mb / s到1000 Mb
[Rancho]
|
0 |
2012 |
|
|
高级 ChipSync 应用
[Rancho]
|
0 |
2186 |