|
帖子主题 |
回复 |
人气 |
|
DDR2读数据方式选择
[gxiaob]
|
4 |
2579 |
|
|
ise综合问题
[zhrscut]
|
2 |
2711 |
|
|
取得优先权 - 将您的设计尺寸缩小 50%
[Rancho]
|
3 |
2343 |
|
|
FIR compiler 是否可以产生多频率滤波器
[lindajillduan]
|
2 |
2977 |
|
|
关于verilog中的#的疑问
[502593045]
|
6 |
3592 |
|
|
ISE约束手册（分享）
[Jason_Zhang]
|
7 |
3965 |
|
|
关于数字解调的一些问题，求助
[fenglema]
|
0 |
4 |
|
|
Xilinx ISE Design Suite10.x FP
[gxb2525775]
|
0 |
2287 |
|
|
基于V5的PCI-E数据采集疑问，求解答
[zengmouzm]
|
7 |
4227 |
|
|
Atlys Spartan-6 FPGA 开发板原理图（原厂
[terryno]
|
2 |
3085 |
|
|
关于xilinx pci 32bit总线的IP核
[heiyux]
|
2 |
3694 |
|
|
采用分区技术的增量设计重用（中文版）
[Rancho]
|
3 |
2556 |
|
|
FPGA设计经验总结
[jianxiawz]
|
2 |
2316 |
|
|
基于FPGA的自动驾驶仪
[woaishuishou]
|
3 |
2548 |
|
|
大神求解！时序性能问题
[lidonglei1]
|
5 |
2721 |
|
|
verilog HDL语法警告
[502593045]
|
1 |
3638 |
|
|
关于ISE顶层模块调用子模块时钟问题
[haoxin2010]
|
0 |
6879 |
|
|
高速 XC9500XL 设计计划
[Rancho]
|
2 |
2040 |
|
|
利用 2.1i 版软件约束 Virtex 设计
[Rancho]
|
0 |
2393 |
|
|
一个设计高速度XC9500XV的规划
[Rancho]
|
0 |
2558 |
|
|
利用 CoolRunner-II CPLD 进行高速设计
[Rancho]
|
0 |
2370 |
|
|
一个3/4/5/6X路对200 Mb / s到1000 Mb
[Rancho]
|
0 |
1946 |
|
|
高级 ChipSync 应用
[Rancho]
|
0 |
2123 |
|
|
利用数控阻抗:信号完整性和功耗的考虑
[Rancho]
|
0 |
1941 |
|
|
加速系统设计需要高密度的连接与有针对性的参考设计
[Rancho]
|
0 |
1972 |
|
|
使用 2.1i 版 Xilinx 设计管理器和流程引擎 (D
[Rancho]
|
0 |
2091 |
|
|
2.1i 版 FPGA 编辑器
[Rancho]
|
0 |
2184 |
|
|
2.1i 版布局规划器支持 Virtex FPGA
[Rancho]
|
0 |
2335 |
|
|
利用 6.2i 布局规划器创建 RPM
[Rancho]
|
0 |
1935 |