|
帖子主题 |
回复 |
人气 |
|
关于fifo的问题
[qiuhuncl]
|
7 |
2413 |
|
|
关于Spartan6中的MicroBlaze软核的使用，总线
[tanyushuang727]
|
8 |
7573 |
|
|
时序约束
[bianzhenglan]
|
2 |
5118 |
|
|
基于FPGA的多功能对讲机通信系统设计
[Holyphone]
|
6 |
5118 |
|
|
封装IP核
[zsy5460]
|
2 |
1991 |
|
|
如何发现并解决FPGA设计中的时序问题（转）
[Jason_Zhang]
|
10 |
6190 |
|
|
基于verilog的二-十进制转换器（BCD转换器）实现
[dreamjsc]
|
2 |
7338 |
|
|
[分享]几篇FPGA关于信号很好的论文，需要的看下
[dayao67]
|
4 |
2837 |
|
|
网卡指示灯不亮
[502593045]
|
8 |
5018 |
|
|
virtex-5 PLL_ADV警告
[gxiaob]
|
1 |
3146 |
|
|
DDR2读数据方式选择
[gxiaob]
|
4 |
2374 |
|
|
ise综合问题
[zhrscut]
|
2 |
2573 |
|
|
取得优先权 - 将您的设计尺寸缩小 50%
[Rancho]
|
3 |
2157 |
|
|
FIR compiler 是否可以产生多频率滤波器
[lindajillduan]
|
2 |
2748 |
|
|
关于verilog中的#的疑问
[502593045]
|
6 |
3176 |
|
|
ISE约束手册（分享）
[Jason_Zhang]
|
7 |
3731 |
|
|
关于数字解调的一些问题，求助
[fenglema]
|
0 |
4 |
|
|
Xilinx ISE Design Suite10.x FP
[gxb2525775]
|
0 |
2209 |
|
|
基于V5的PCI-E数据采集疑问，求解答
[zengmouzm]
|
7 |
3861 |
|
|
Atlys Spartan-6 FPGA 开发板原理图（原厂
[terryno]
|
2 |
2912 |
|
|
关于xilinx pci 32bit总线的IP核
[heiyux]
|
2 |
3490 |
|
|
采用分区技术的增量设计重用（中文版）
[Rancho]
|
3 |
2331 |
|
|
FPGA设计经验总结
[jianxiawz]
|
2 |
2259 |
|
|
基于FPGA的自动驾驶仪
[woaishuishou]
|
3 |
2393 |
|
|
大神求解！时序性能问题
[lidonglei1]
|
5 |
2520 |
|
|
verilog HDL语法警告
[502593045]
|
1 |
3395 |
|
|
关于ISE顶层模块调用子模块时钟问题
[haoxin2010]
|
0 |
6748 |
|
|
高速 XC9500XL 设计计划
[Rancho]
|
2 |
1901 |
|
|
利用 2.1i 版软件约束 Virtex 设计
[Rancho]
|
0 |
2310 |