|
帖子主题 |
回复 |
人气 |
|
【Zynq】
ZedBoard学习手记（三）为自定义外设编写裸奔控制软件
[啸风]
|
0 |
1921 |
|
|
调了半天的程序 仿真结果还是红的
[hyp0707]
|
1 |
1830 |
|
|
使用planahead 导出设计到SDK 这时SDK里面的
[mercuryn]
|
3 |
2720 |
|
|
【Zynq】
Zynq-7000官方资源及架构概述，刚兴趣的童鞋用心读下下
[WQSunon]
|
0 |
2885 |
|
|
ISE问题
[Garfield0525]
|
7 |
11985 |
|
|
请教：实现500ms延时的方法
[lingyikong]
|
5 |
3714 |
|
|
为什么加法器生成很多个之后就不能布局布线呢
[zby199088]
|
6 |
2808 |
|
|
关于加法器进位链
[zby199088]
|
3 |
3435 |
|
|
请问如何用原语编写加法器呢
[zby199088]
|
0 |
2034 |
|
|
ISE iMPACT 13 没有Direct SPI 下载
[502593045]
|
0 |
2987 |
|
|
关于fpga设计中的异步双时钟切换
[枯藤]
|
6 |
5195 |
|
|
基于手机短信的信息家电远程控制终端
[Holyphone]
|
2 |
6213 |
|
|
Virtex-5 FPGA与JESD204A ADC接口兼容
[Rancho]
|
2 |
3329 |
|
|
FPGA 中的 DSP 协处理：嵌入高性能、低功耗的 DSP
[Rancho]
|
4 |
2520 |
|
|
关于FPGA与DSP之间的SPI通信，大家帮帮忙啊，搞不懂了
[HADIST]
|
2 |
3498 |
|
|
有没有人设计过XILINX的千兆以太网
[heiyux]
|
5 |
5848 |
|
|
用mig进行ddr2控制仿真时phy_init_done未拉
[leoliu123]
|
0 |
3155 |
|
|
【Nexys3】难得的数字电路实验原始工程文件_Lab13_
[583199723]
|
2 |
2292 |
|
|
Xilinx 28nm FPGA优势投票
[jackwang]
|
3 |
3730 |
|
|
【Nexys3】难得的数字电路实验原始工程文件_Lab12_
[583199723]
|
1 |
2191 |
|
|
【Nexys3】难得的数字电路实验原始工程文件_Lab6_d
[583199723]
|
1 |
2095 |
|
|
【Nexys3】难得的数字电路实验原始工程文件_Lab5_x
[583199723]
|
1 |
2103 |
|
|
【Nexys3】难得的数字电路实验原始工程文件_Lab3_m
[583199723]
|
1 |
2035 |
|
|
请教一个FPGA原理图原件库的问题
[lidonglei1]
|
7 |
3376 |
|
|
【Nexys3】难得的数字电路实验原始工程文件_Lab4_h
[583199723]
|
1 |
1964 |
|
|
ise11.1破解license
[gemini820620]
|
22 |
13206 |
|
|
FIR滤波器使用问题
[fenglema]
|
0 |
3441 |
|
|
Virtex6 时钟管理模块怎么添加？MMCM
[fenglema]
|
0 |
2312 |
|
|
在线申请！
[guolh]
|
5 |
3800 |