OpenVINOTM,给你看得见的未来!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » MCU » ARM中的CPSR中的I位和F位与中断屏蔽寄存器INTMSK中的Global位有

共3条 1/1 1 跳转至

ARM中的CPSR中的I位和F位与中断屏蔽寄存器INTMSK中的Global位有没有什么联系?

菜鸟
2008-01-04 14:05:57    评分
ARM中的CPSR中的I位和F位与中断屏蔽寄存器INTMSK中的Global位有没有什么联系?

对中断屏蔽寄存器INTMSK,我是这样子理解的:
当中断屏蔽位被设为1时,即使中断发生都不会响应,但是此中断请求将相应的pending位置1,
所以如果此时将相应的中断屏蔽位设为0,则会发生中断响应。

而对于CPSR中的I位和F位,是不是将他们设为1时,即使有中断请求都不会将相应的pending位置1?

大家有没有s3c44b0的中断电路示意图?可不可以发上来参考参考?



关键词: 中的     位和     中断     屏蔽     寄存器     INTMSK     Gl    

菜鸟
2008-01-07 22:47:04    评分
2楼
CPSR中的I和F位应该是完全禁止中断的产生。

至于44BO的中断电路,估计只有外部中断可以参考。你GOOGLE一下应该可以找到很多参考电路的。

助工
2008-02-29 13:15:35    评分
3楼
CPSR中的I位和F位是ARM核中的。它可以控制是否响应中断控制器发出的请求。而INTMASK是中断控制器中的寄存器,它可以屏蔽各个外设的中断请求。在S3C2410中,有SRCPAND和INTPAND。发生外设中断请求时,SRCPAND相应位会置位,而INTPAND相应位只有在INTMASK不屏蔽时才能置位。

共3条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]