OpenVINOTM,给你看得见的未来!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » Verilog 阻塞和非阻塞分析(分享)

共10条 1/1 1 跳转至

Verilog 阻塞和非阻塞分析(分享)

高工
2009-11-08 15:43:23    评分
在Verilog语言最难弄明白的结构中“非阻塞赋值”要算一个。甚至是一些很有经验的工程师也不完全明白“非阻塞赋值”在仿真器(符合IEEE标准的)里是怎样被设定执行的,以及什么时候该用“非阻塞赋值”。这篇文章将介绍怎样设定“非阻塞赋值”和“阻塞赋值”,给出了重要的使得编码可以被正确地综合的编码指导方针,和避免仿真竞争的编码风格细节。

包括英文原文和中文译文

Verilog阻塞非阻塞赋值.doc
Nonblocking Assignments in Verilog Synthesis Coding Styles That Kill.pdf



关键词: Verilog     阻塞     分析     分享    

菜鸟
2009-11-08 17:13:52    评分
2楼
下下来看看,谢了

菜鸟
2010-02-02 19:09:43    评分
3楼

感谢,我在项目中发现阻塞和非阻塞有时候不能互换


菜鸟
2010-03-06 15:34:40    评分
4楼

刚开始学,很吃力呀,尤其这个,不懂。下下来看看,谢谢啦~~~~


菜鸟
2010-03-27 10:58:59    评分
5楼
好东西,谢谢

高工
2010-03-27 13:39:36    评分
6楼
应该说是基本不能互换,呵呵

菜鸟
2010-05-19 11:02:44    评分
7楼
恩  好像是不能换的

高工
2010-05-19 12:37:09    评分
8楼

不是“好像”,是“确实不能”


菜鸟
2010-05-19 18:00:41    评分
9楼
xiexie le 谢谢

菜鸟
2010-05-26 06:50:55    评分
10楼
下了 感谢

共10条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]