电源设计技术实用资料点击免费获取>>
电子产品世界 » 论坛首页 » 综合技术 » Lattice可简化时钟网络设计


共1条 1/1 1 跳转至

Lattice可简化时钟网络设计

菜鸟
2005-12-30 02:05:00    评分
 Lattice半导体公司为高性能通讯和计算产品推出第二代零延时时钟发生器,它可产生20个时钟输出,每个输出的转换率都可以独立编程,提供标准输入输出和频率选择。ispClock5600A的锁相环(PLL)及分隔器系统可从参考输入综合多种时钟频率。   该发生器基于非易失系统内E2CMOS,与该公司第一代ispClock5600器件兼容,但增加了很多新功能,各种参数性能也有了显著改进。最大压控振荡器(VCO)工作频率已经提升到800MHz。它支持33.33-、100-、133.33-和50MHz时钟频率。输入时钟频率范围已经扩展到5MHz至400MHz,可支持8.192MHz。该器件还具有通用输出缓存,可为DDRII和QDRII存储器(高达400MHz)提供时钟。



关键词: Lattice     可简化     时钟     网络     设计    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]