EEPW论坛

问 原因是这样的：我在做一个AVR+FPGA的应用板子，用mega128的后64K空间来容纳EPF6016的配置文件（暂无使用BOOT区，也非BOOT区启动）。开始我写了一个很小的逻辑来测试AVR配置FPGA，比较成功。哪知我后来在MAX+PLUS上写完我所有的逻辑并在AVR上用同样的方法配置时出现了如下的错误（见图）。

我用的是外置18.432M的时钟源，熔丝设置如下：
M103C=0
OCDEN=1
JTAGEN=1
SPIEN=1
BOOTSZ=00
BODEN=1
BODLEVEL=0
CKSEL=000
SUT=10

这些熔丝不应该有错误吧。

我的FPGA和AVR是有物理连接的，FPGA主要是用来给AVR扩展内存的。刚才我说到"测试时用到的逻辑很小"，其逻辑并没有和AVR有任何联系。

大家在使用AVR时出现过类似现象吗？？（很怪） 答 1: ？再用JTAG ICE单步运行时，AVR就停止在某条指令上，好象是死机了。
重新用JTAG ICE载入后，连运行程序都报上述错误，只能擦除并断电再重来，但还这样。

和AVR的引脚电平有关吗？或其他方面？？ 答 2: 我也有见过1＞用18.432MHz 要编程CKOPT位；
2＞可用最新版的AVRSTUDIO  4.08版。 答 3: 新的现象换成了内部RC8M就没事了，这是为什么呢？？！！
可是的还得用18.432M啊，大家帮我想想办法吧！ 答 4: 硬件问题，可能1.电路板很脏，导致时钟电路负载加重（本人使用的助焊剂就导电，害我搞了几天）；
2.并联电容太大（负载加重），或太小（时钟不稳），建议用22或33PF！
3.一定要编程CKOPT位；
4.祝好应！！ 答 5: 3.3V - max.8M,  5V - 16M, may try 18M 答 6: 谢谢各位朋友谢谢以上各位，特别感谢14157朋友！你的一句话帮了我很大的忙："电路板很脏，导致时钟电路负载加重"，尤其是后一句话。虽然我的板子比较干静，但是我用的是外置时钟源，其时钟输出是AVR与FPGA共享的物理连接，确实增加了时钟电路的负载。但是我以前用其他MCU时也这么用啊，没想到AVR的时钟输入阻抗不是很高！唉，怪我自己，吃堑长智。

真希望大家能记住我的教训，时钟输出部分以后千万不要图省事省钱，多做个时钟放大器成本也不是很高的。

关于CKOPT熔丝位，编不编程都可以运行程序，但是看了DATA SHEET和14157朋友的劝告，我还是编程了。听人劝吃饱饭嘛，呵呵...

再次感谢14157及yeyj！！ 答 7: !我第一次发言时的熔丝设置是错误的，是我写错了，希望初学者不要误会。

了解一下