网站首页
电子产品世界 » 论坛首页 » FPGA

FPGA  -  R

全部| 精华| 求助| 下载
共1678条 14/42 |‹ ‹ 12 13 14 15 16 17 › ›| 跳转至页
再请教一下，MIG的约束文件中IDELAYCTRL Location Constraints 怎么改呢 【FPGA/CPLD】
xie0jing0|浏览：12162|回复：8| z894811350 2016-03-16 16:40:14
用什么Verilog 编程软件好呢 【FPGA/CPLD】
xie0jing0|浏览：18604|回复：16| yxliu 2016-02-18 16:51:48
PhysDesignRules ERROR 【FPGA/CPLD】
zcgeek|浏览：2603|回复：2| zcgeek 2016-01-26 17:32:03
有人用ALTERA的MAX10芯片做NIOS系统吗？固化进去之后程序在乱跑 【FPGA/CPLD】
星际水手|浏览：2497|回复：0| 星际水手 2016-01-19 16:17:09
求FPGA控制直流电机的代码？Verilog编写的，用按键控制其速度，转向，启停 【FPGA/CPLD】
心染红尘|浏览：2508|回复：3| taksonwelson 2016-01-14 10:41:50
【重要更新】Quartus II 14.1正式版 下载链接和破解器 【FPGA/CPLD】
约瑟叔叔|浏览：19097|回复：11| taksonwelson 2016-01-14 10:40:20
MODELSIM仿真提示already declared in this scope 【FPGA/CPLD】
duxvfeng|浏览：4919|回复：3| taksonwelson 2016-01-14 10:35:46
求助如何理解这句SyncClk 【FPGA/CPLD】
暗夜涌袭|浏览：2316|回复：2| tokeyman 2015-12-17 22:44:30
用synplify综合Xilinx的core后为什么在Technology view中看不到相应的模块？ 【FPGA/CPLD】
becoll|浏览：9519|回复：4| lulu08171537 2015-12-17 18:26:03
Spartan3E使用示例 【FPGA/CPLD】
青城山下|浏览：2350|回复：3| wangwei225 2015-12-17 12:28:51
完整数字频率计verilog代码 【FPGA/CPLD】
Jason_Zhang|浏览：6965|回复：8| 花涛 2015-12-15 08:38:19
在QuartusII中利用免费IP核的设计 【FPGA/CPLD】
叮叮当当|浏览：6865|回复：17| zhengjun13 2015-12-14 09:59:26
FPGA开发全攻略.part2 【FPGA/CPLD】
菜鸟求教|浏览：3081|回复：9| ZPRY 2015-12-05 21:10:25
革命性的非易失集成，MAX 10 NEEK开发套件评测(二) 【FPGA/CPLD】
zhuwei0710|浏览：2876|回复：0| zhuwei0710 2015-11-30 10:43:19
Xilinx Spartan6 系列产品（FPGA+DSP+ARM） 【DSP系统】
simon1|浏览：1570|回复：0| simon1 2015-11-12 18:50:47
求教大神！xilinx,GTX,7 Series FPGAs Transceivers Wizard数据传输问题 【FPGA/CPLD】
scratdqy|浏览：4855|回复：2| zouxiangxi 2015-11-09 00:29:05
CORDIC计算三角函数（附verilog代码） 【FPGA/CPLD】
Jason_Zhang|浏览：15023|回复：19| bgnbgn 2015-11-01 07:48:45
quartusii出现问题 【FPGA/CPLD】
站的高尿的远|浏览：2885|回复：3| pork7894 2015-10-15 11:40:15
Altera 中文手册（内部版） 【FPGA/CPLD】
叮叮当当|浏览：67781|回复：241| VinsonChong 2015-10-10 23:20:25
ise 调用 modelsim error loading design 测试testbench 【FPGA/CPLD】
火焰昌|浏览：2753|回复：0| 火焰昌 2015-09-29 11:15:52
为什么quartus综合没有报错而modelsim rtl仿真就报错了 【FPGA/CPLD】
2013crazy|浏览：1690|回复：0| 2013crazy 2015-09-24 11:01:19
DDR2的仿真 【FPGA/CPLD】
zcgeek|浏览：2551|回复：3| shangziyun 2015-09-16 10:47:08
ISE环境下使用Verilog进行设计出现问题请教 【FPGA/CPLD】
XJTUMile|浏览：5573|回复：2| XJTUMile 2015-08-27 14:54:23
ALTERA FPGA能烧写程序，但是无法运行？nSTATUS信号一直在低电平状态 【FPGA/CPLD】
yunuswr|浏览：12715|回复：5| magicwyc 2015-08-25 23:55:40
fpga通过iic通信单字节读写数据给eeprom时问题 【FPGA/CPLD】
861zz7283|浏览：2236|回复：4| lianggui5 2015-08-21 11:24:50
RTL编码指南(中文版) 【FPGA/CPLD】
Jason_Zhang|浏览：5831|回复：10| fupeng1010 2015-08-13 09:06:54
Crazybingo大作 【FPGA/CPLD】
南盗|浏览：3652|回复：7| anmko 2015-08-05 21:38:11
Synplify 、Synplify Pro 版本猜想 【FPGA/CPLD】
lijingdong123|浏览：1691|回复：0| lijingdong123 2015-08-03 13:25:38
Quartus II Warning 信息分析---你再也不用再担心Warning！ 【FPGA/CPLD】
zhuwei0710|浏览：14262|回复：60| yy20072214 2015-07-25 21:29:52
求大神：做nios，用的on_chip ram,编译后出现如下报错，怎么处理？ 【FPGA/CPLD】
xcruoyun|浏览：1722|回复：0| xcruoyun 2015-07-10 15:48:22
quartus 【FPGA/CPLD】
阳x简|浏览：3048|回复：0| 阳x简 2015-05-26 00:04:57
使用Robei利用verilog语言做ALU设计 【FPGA/CPLD】
fpgachuxue|浏览：4837|回复：7| fpgachuxue 2015-05-21 10:16:03
给大家分享一个福利，Robei软件对学生免费发放了！ 【FPGA/CPLD】
fpgachuxue|浏览：3683|回复：9| fpgachuxue 2015-05-21 10:15:52
project底下的文件一直是 tcl scripts2 但我已经修改了tcl文件 一直没作用 【FPGA/CPLD】
站的高尿的远|浏览：1389|回复：0| 站的高尿的远 2015-05-11 15:05:14
quartus联合modelsim仿真 【FPGA/CPLD】
zcgeek|浏览：2845|回复：0| zcgeek 2015-05-08 14:32:30
cordic最全的资料 【FPGA/CPLD】
Jason_Zhang|浏览：3371|回复：4| zdfmessi 2015-05-01 10:07:39
spartan6的开发板，现在要去弄基于FPGA的OFDM调制解调，现有的板子能跑吗？ 【FPGA/CPLD】
站的高尿的远|浏览：1933|回复：1| 51FPGA 2015-04-28 15:40:55
我安装quartus II，出现这个，怎么回事啊？ 【FPGA/CPLD】
站的高尿的远|浏览：1633|回复：0| 站的高尿的远 2015-04-20 16:26:29
contex r4的平台上做spi nor flash的烧写问题 【FPGA/CPLD】
站的高尿的远|浏览：1671|回复：0| 站的高尿的远 2015-04-15 13:47:52
quartus编译后显示占用占用资源为0，请问为什么出现这种情况 【FPGA/CPLD】
站的高尿的远|浏览：4331|回复：2| jackwang 2015-04-03 10:05:35
全部|精华
共1678条 14/42 |‹ ‹ 12 13 14 15 16 17 › ›| 跳转至页