EEPW论坛

Xilinx的Zynq该怎么用？ 【FPGA/CPLD】

quartusii里面找不到原件怎么办？ 【FPGA/CPLD】

求SD卡的初始化。文档怎么也看不懂。。 【FPGA/CPLD】

我是win764位系统，怎么modelsim6.5就是装不了呢，谁帮帮我， 【FPGA/CPLD】

请问大婶们 DSP和FPGA 怎么连接 【DSP系统】

piccolo系列的dsp如果出现有源晶振入口与JTAG TCK口冲突怎么办？ 【DSP系统】

Licence怎么获得？ 【FPGA/CPLD】

报错，怎么办啊- 【FPGA/CPLD】

用verilog语言怎么编写一个8253的定时计数器 【FPGA/CPLD】

请问FPGA背面散热地与PCB铜皮接触不良焊接时应怎么处理？ 如FPGA的EQFP封装 【FPGA/CPLD】

用VHDL怎么表示ram 从rom里面读数据读满了或者写满了啊 【FPGA/CPLD】

怎么用protel手工给DDR布等长线 【FPGA/CPLD】

[精华] 怎么选择参考平面？ 【FPGA/CPLD】

求助：用CPLD产生脉冲，不知道怎么着手啊 【FPGA/CPLD】

FPGA，pc104总线主板怎么结合使用 【FPGA/CPLD】

[精华] verilog怎么编译不过啊? 【FPGA/CPLD】

在quartus ii里仿真怎么产生一个冲激信号啊 【FPGA/CPLD】

synplify 9.0.2中怎么生存不了约束管理的scope界面，只能够自己写tcl命令 【FPGA/CPLD】

求教FPGA驱动开发工程师是做什么的，需要学习哪方面的知识，怎么学 【FPGA/CPLD】

assign crc_tmp = {crc[13:0], 1'b0};这个赋值语句是怎么回事啊。 【FPGA/CPLD】

哪位高手知道跟踪器是怎么实现的~~~概况就好，详细更好哈 【FPGA/CPLD】

我现在的FPGA是用SPI模式与SD卡连接，它只支持1G的SD卡和MMC卡，其他容量的都不支持，为什么？怎么解决？ 【FPGA/CPLD】

modelsim时序仿真apply to region处怎么设置？ 【FPGA/CPLD】

如果需要多路频率相同，但相位不同的时钟信号，改怎么办呢？ 【FPGA/CPLD】

请问怎么更改底层连线？ 【FPGA/CPLD】

烧写CPLD怎么逻辑不改变？ 【FPGA/CPLD】

又有人在做开发板了，不知道这个板怎么样 【FPGA/CPLD】

请问，同样一个工程，占用的资源在cyclone I上约为5500LE，在cycloneIII上约为7300LE，怎么回事啊？ 【FPGA/CPLD】

怎么选择外部时钟？ 【DSP系统】

Actel的FPGA怎么样？ 【FPGA/CPLD】

在ADV212的图像压缩系统中，怎么检测评价压缩的数据效果呢？ 【DSP系统】

请问Cyclone怎么输入时钟啊? 【FPGA/CPLD】

低成本FPGA怎么做？如何使？ 【FPGA/CPLD】

[原创]进口A-BIKE是怎么样的呢?向大家请教一下 【DSP系统】

[求助]质料怎么上传啊？ 【DSP系统】

怎么都是些买卖东西的广告？ 【DSP系统】

谁告诉我VHDL里怎么实现多个边缘触发？ 【FPGA/CPLD】

[求助]怎么学KEIL C最快？ 【FPGA/CPLD】

黄金开发板怎么用啊？ 【FPGA/CPLD】

[求助]怎么发下载帖啊？[ 【FPGA/CPLD】