网站首页
电子产品世界 » 论坛首页 » FPGA

FPGA  -  输

全部| 精华| 求助| 下载
共1196条 29/30 |‹ ‹ 25 26 27 28 29 30 › 跳转至页
ISIM 中如何观察内部（或定义的中间）信号 【FPGA/CPLD】
火焰昌|浏览：1648|回复：0| 火焰昌 2015-08-14 17:08:38
Synplify 、Synplify Pro 版本猜想 【FPGA/CPLD】
lijingdong123|浏览：1707|回复：0| lijingdong123 2015-08-03 13:25:38
错误求助 【FPGA/CPLD】
wujinlove|浏览：3048|回复：0| wujinlove 2015-07-23 21:50:48
有没有好的关于TI 的 SYS/BIOS 的资料 【DSP系统】
52mcu|浏览：2017|回复：0| 52mcu 2015-07-18 20:26:24
求大神：做nios，用的on_chip ram,编译后出现如下报错，怎么处理？ 【FPGA/CPLD】
xcruoyun|浏览：1733|回复：0| xcruoyun 2015-07-10 15:48:22
【求助】如何利用三速以太实现两块FPGA板子之间的通信 【FPGA/CPLD】
ytuwlh|浏览：1623|回复：0| ytuwlh 2015-05-23 14:25:42
【求助帖】请问两块FPGA板如何进行数据的传输？ 【FPGA/CPLD】
ytuwlh|浏览：2518|回复：2| ytuwlh 2015-05-22 10:40:54
国产FPGA来了，你怎么看？ 【FPGA/CPLD】
Snake0301|浏览：3515|回复：21| jobs 2015-05-15 23:13:59
ROM中存入32个8位数据，我写了读程序我怎么看到我读的数据了 【FPGA/CPLD】
duxvfeng|浏览：3090|回复：2| duxvfeng 2015-04-01 16:47:48
请问下，我做了个简单的带UART的系统，然后进行DEBUG，串口没有输出，可能是什么原因啊 【FPGA/CPLD】
站的高尿的远|浏览：1979|回复：0| 站的高尿的远 2015-03-25 16:15:21
请教—多输入门的输出不可能是高阻态，怎么解释 【FPGA/CPLD】
lianxiuxiu|浏览：3245|回复：3| lianxiuxiu 2015-02-10 22:52:01
用DSP定时器实现方波输出的方法 【DSP系统】
zhuzai|浏览：1224|回复：0| zhuzai 2014-12-19 20:41:31
强大的工具FPGA Editor（二）修改输入信号极性 【FPGA/CPLD】
九哥|浏览：2937|回复：6| 特洛几 2014-11-03 16:48:35
用DSP定时器实现方波输出的方法 【DSP系统】
zhuzai|浏览：1221|回复：0| zhuzai 2014-08-22 13:45:46
XC4VLX25 输入输出如何设置使用差分形式 【FPGA/CPLD】
hpillar|浏览：1911|回复：0| hpillar 2014-06-05 16:25:38
求助 modelsim10.1仿真quartus初始化的rom（mif）数据 没有数据输出 【FPGA/CPLD】
让奇迹飞|浏览：2557|回复：1| 让四轴飞 2014-05-19 16:04:32
请问28335中DMA传输浮点该如何配置啊？？？ 【DSP系统】
利刃侠|浏览：2838|回复：6| Snake0301 2014-05-17 18:28:52
板子上的fpga 芯片EP3C10E144C8N pll 只输出几百k的方波（应输出100Mhz）这是为什么？？ 【FPGA/CPLD】
52mcu|浏览：2606|回复：3| 52mcu 2014-05-16 10:10:33
fpga输入和输出连接会有影响吗？ 【FPGA/CPLD】
502593045|浏览：3648|回复：6| shun333 2013-10-21 09:42:24
FPGA输出信号的时延问题 【FPGA/CPLD】
linuxp|浏览：2873|回复：4| friends 2013-09-09 21:55:21
求助：关于FPGA光纤数据传输问题 【FPGA/CPLD】
shiyongzhu|浏览：3591|回复：1| FPGA00 2013-08-13 20:54:47
xilinx 可编程输入输出单元 IOBs 资源被谁占用了? 【FPGA/CPLD】
fenglema|浏览：6560|回复：0| fenglema 2013-07-16 20:24:57
【应用笔记】理解Altera器件的I/O输出时序(Understanding I/O Output Timing for Altera Devices) 【FPGA/CPLD】
bobgeng|浏览：2336|回复：0| bobgeng 2012-05-20 22:15:45
【应用笔记】Avalon总线视频输入模块(Avalon Video Input Module) 【FPGA/CPLD】
bobgeng|浏览：2010|回复：0| bobgeng 2012-05-20 17:53:33
【白皮书】使用PWM 控制数字CPLD 的模拟输出 【FPGA/CPLD】
bobgeng|浏览：1834|回复：0| bobgeng 2012-04-16 09:29:17
VHDL的二维数组输入输出 【FPGA/CPLD】
zsy5460|浏览：10500|回复：1| dreamjsc 2012-04-13 12:53:21
汽车及交通运输器件选择指南 【DSP系统】
DSP新天地|浏览：2354|回复：0| DSP新天地 2012-03-26 12:04:56
请问，时序中的I/O输入最大延迟减去输出的最小延迟是不是就是数据的建立时间 【FPGA/CPLD】
站的高尿的远|浏览：2746|回复：2| huxiaokai2005 2012-02-21 15:36:10
FIR滤波器输入问题 【FPGA/CPLD】
站的高尿的远|浏览：3055|回复：3| huxiaokai2005 2012-02-18 23:25:55
[精华] SOPC设置的IO口是下降沿中断输入方式，为什么会把外部信号拉低呢？ 【FPGA/CPLD】
zyz881216|浏览：9183|回复：10| 笑揖春风 2012-02-18 20:27:51
[精华] 奖励积分：：大家看看这个代码输出的值是多少？？踊跃讨论！！ 【DSP系统】
halibote523|浏览：8012|回复：22| weiyinj 2011-12-28 16:16:23
MOS管的结构和工作原理 【FPGA/CPLD】
0750long|浏览：26492|回复：2| maj0308 2011-12-20 15:34:36
Verilog中文件输入与输出任务实例解析 【FPGA/CPLD】
dreamjsc|浏览：3995|回复：0| dreamjsc 2011-11-07 17:24:21
[精华] 特殊图元的使用 【FPGA/CPLD】
271303204|浏览：3780|回复：5| jpp 2011-08-07 19:54:28
FPGA输出DDS信号不需经过DA实现正弦波输出的方法求助 【FPGA/CPLD】
523335234|浏览：3026|回复：1| ernesto1209 2011-07-28 21:04:46
为何以原理图作为输入的案例比较少呢？ 【FPGA/CPLD】
CRRBravery|浏览：2254|回复：2| CRRBravery 2011-07-19 09:17:05
【TI技术文章】：TI KeyStone架构支持L2及传输处理 【DSP系统】
DSP新天地|浏览：2183|回复：0| DSP新天地 2011-07-05 10:05:29
同步和异步的区别（转） 【FPGA/CPLD】
Jason_Zhang|浏览：5554|回复：2| jlyun2069 2011-06-22 16:29:22
DSP DUC的短波阵列信号发生器 【DSP系统】
jack2011|浏览：2834|回复：1| halibote523 2011-01-22 15:33:59
CyloneII时钟输入问题 【FPGA/CPLD】
wangfanlion|浏览：2612|回复：2| jomatch 2010-07-30 09:29:36
全部|精华
共1196条 29/30 |‹ ‹ 25 26 27 28 29 30 › 跳转至页