ARM中的CPSR中的I位和F位与中断屏蔽寄存器INTMSK中的Global位有没有什么联系？
对中断屏蔽寄存器INTMSK，我是这样子理解的：
当中断屏蔽位被设为1时，即使中断发生都不会响应，但是此中断请求将相应的pending位置1，
所以如果此时将相应的中断屏蔽位设为0，则会发生中断响应。
而对于CPSR中的I位和F位，是不是将他们设为1时，即使有中断请求都不会将相应的pending位置1？
大家有没有s3c44b0的中断电路示意图？可不可以发上来参考参考？
| 有奖活动 | |
|---|---|
| “我踩过的那些坑”主题活动——第002期 | |
| 【EEPW电子工程师创研计划】技术变现通道已开启~ | |
| 发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
| 【EEPW在线】E起听工程师的声音！ | |
| 高校联络员开始招募啦！有惊喜！！ | |
| 【工程师专属福利】每天30秒，积分轻松拿！EEPW宠粉打卡计划启动！ | |
| 送您一块开发板，2025年“我要开发板活动”又开始了！ | |
| 打赏了！打赏了！打赏了！ | |
我要赚赏金
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
