在allegro中制作VIA的时候，只有begin layer default internal layer 和 end layer
但是从网上下多层板里，每个VIA又都包含了 POWER GND 甚至是其他信号层的定义。
VIA中这些POWER GND 甚至信号层的定义，是应该在一开始就定义的吗?如果是这样，通用性岂不是很差?
如果不是，而是将只包含begin internal end的VIA加进去之后，再修改的话，又是如何修改的呢?是在padstack处修改吗?
请各位指点
 我要赚赏金打赏帖 |
|
|---|---|
| 在K230DBOX上实现多时段语音提示功能被打赏￥14元 | |
| 使K230DBOX实现相机持续拍照功能被打赏￥12元 | |
| 基于K230DBOX的文本管理器设计被打赏￥14元 | |
| 基于K230DBOX的彩色画板功能实现被打赏￥15元 | |
| 在K230DBOX上实现音乐播放器功能被打赏￥15元 | |
| NXP MCU系列开发板MCULink固件升级方法【VSCode】被打赏￥28元 | |
| 三分钟快速搭建NXP MCU开发环境(VSCode)被打赏￥22元 | |
| 为遥控小车巧添功能被打赏￥26元 | |
| 【S32K3XX】FlexCAN 模块配置使用被打赏￥30元 | |
| 【S32K3XX】FlexCAN RAM 资源分配整理被打赏￥25元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
