在allegro中制作VIA的时候，只有begin layer default internal layer 和 end layer
但是从网上下多层板里，每个VIA又都包含了 POWER GND 甚至是其他信号层的定义。
VIA中这些POWER GND 甚至信号层的定义，是应该在一开始就定义的吗?如果是这样，通用性岂不是很差?
如果不是，而是将只包含begin internal end的VIA加进去之后，再修改的话，又是如何修改的呢?是在padstack处修改吗?
请各位指点
 我要赚赏金打赏帖 |
|
|---|---|
| 一种有效完成脚本程序测试的方法被打赏￥28元 | |
| WorkBuddy搭配SolidCraft给开发板做两件式外壳被打赏￥33元 | |
| 开箱一块k230被打赏￥33元 | |
| 【瑞萨RA8D1测评】RA8D1+lwIP网络验证与TCPOTA的实验记录被打赏￥33元 | |
| 28BYJ-48机械臂实现人脸跟随被打赏￥24元 | |
| 基于RK3506B的片温识读功能的实现被打赏￥25元 | |
| 【瑞萨RA8D1测评】基于FreeRTOS的lvgl移植教程被打赏￥29元 | |
| 电子价签墨水屏开发被打赏￥35元 | |
| 【Ozone】RTT 打印终端使用被打赏￥29元 | |
| BMS保护板绝缘检测功能-不平衡电桥技术绝缘电阻检测设计与实现被打赏￥34元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
