这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 请教—多输入门的输出不可能是高阻态,怎么解释

共2条 1/1 1 跳转至

请教—多输入门的输出不可能是高阻态,怎么解释

菜鸟
2015-02-09 23:53:35     打赏
多输入门的输出不可能是高阻态,无论与门、非门、或非门等,vhdl建模中有这样的话,这句话怎么理解呢,如果输入通道均为为高阻态,那输入也一定为高电平或低电平?

菜鸟
2015-02-10 22:52:01     打赏
2楼

举例说,如果一个四输入或门,INTA=0,INTB=1,INTC=x,INTD=z,那输出结果是什么?

另外,如果INTA=z,INTB=z,INTC=z,INTD=z,那么输出是什么?x?z?。

 

因为在一本VerilogHDL的书上看到这样一句话:多输入门的输出不可能是高阻态,有点不大理解,所以想请高人能分析一下,见笑了。


共2条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]