网站首页
电子产品世界 » 论坛首页 » FPGA

标签  -  时序

全部| 精华| 求助| 下载
共89条 2/3 ‹ 1 2 3 › 跳转至页
时序分析
FPGAwuhan|浏览：2386|回复：2| FPGAwuhan 2016-08-19 16:07:50
FPGA时序约束的几种方法
那首诗|浏览：2304|回复：0| 那首诗 2016-06-05 16:46:36
哪如果要时序仿真得自己另外下载modesim做么？
站的高尿的远|浏览：1858|回复：2| taksonwelson 2016-01-14 10:39:33
在FPGA设计中，时序就是全部
enlinux123|浏览：1897|回复：1| terryq 2015-08-22 19:56:18
如何在FPGA设计环境中加时序约束
南盗|浏览：1906|回复：0| 南盗 2014-09-25 20:01:25
FPGA与CPLD的区别
xiaogun|浏览：2737|回复：0| xiaogun 2014-07-30 21:47:04
新人求助，请问如何完成下面的时序
fangyu12|浏览：2754|回复：4| fangyu12 2014-05-27 19:01:43
关于用modelsim做时序仿真的问题
zyo0|浏览：3494|回复：8| zyo0 2014-05-09 00:54:49
mcu模拟jtag时序配置fpga问题
kanojoy|浏览：2889|回复：5| 573181735 2014-04-08 23:08:47
SD的控制时序及FAT表
zhangft123|浏览：2018|回复：0| zhangft123 2012-05-31 22:49:05
【应用笔记】理解Altera器件的I/O输出时序(Understanding I/O Output Timing for Altera Devices)
bobgeng|浏览：2504|回复：0| bobgeng 2012-05-20 22:15:45
【应用笔记】理解Stratix II器件的PLL时序(Understanding PLL Timing for Stratix II Devices)
bobgeng|浏览：1999|回复：0| bobgeng 2012-05-19 22:12:18
【应用笔记】高性能FPGA锁相环的TimeQuest时序分析(High-Performance FPGA PLL Analysis with TimeQuest
bobgeng|浏览：2141|回复：0| bobgeng 2012-05-16 16:00:59
DDR中地址信号和数据信号是个什么时序关系？
happysheep|浏览：3947|回复：3| antonine 2012-05-06 18:49:19
【白皮书】采用FPGA 时序模型保证硅片性能
bobgeng|浏览：2547|回复：0| bobgeng 2012-04-20 21:35:08
【白皮书】采用一组RTL以及综合/时序约束完成功能等价的FPGA和ASIC
bobgeng|浏览：2148|回复：0| bobgeng 2012-04-16 10:00:33
【应用手册】Arria V 时序优化指南
bobgeng|浏览：2057|回复：0| bobgeng 2012-04-07 11:03:19
【应用手册】约束并分析Stratix IV, Stratix III, Arria II GX和Cyclone III器件外部存储器接口时序
bobgeng|浏览：1994|回复：0| bobgeng 2012-04-05 21:39:48
赛灵思FPGA设计时序约束指南
xie0jing0|浏览：2450|回复：2| saimar 2012-03-16 19:07:21
请问，时序中的I/O输入最大延迟减去输出的最小延迟是不是就是数据的建立时间
站的高尿的远|浏览：2888|回复：2| huxiaokai2005 2012-02-21 15:36:10
FPGA时序约束教程（分享）
Jason_Zhang|浏览：9532|回复：17| clx009 2012-01-17 17:05:14
如何看时序图，经典。[1].pdf+.pdf
xiaojs|浏览：8714|回复：15| xiaoluo8805 2011-08-30 14:48:44
FPGA设计中关于时序约束（转）
Jason_Zhang|浏览：4302|回复：1| FPGAVHDLARM 2010-12-11 20:19:33
FPGA开发全攻略连载之十二：FPGA实战开发技巧（5）
jackwang|浏览：3622|回复：0| jackwang 2010-11-13 10:18:47
核电压与时序性能的关系
becoll|浏览：2618|回复：0| becoll 2010-10-31 01:44:47
各位大侠，请教时序逻辑组合逻辑的概念问题
letfly|浏览：3850|回复：7| Jason_Zhang 2010-05-28 16:21:11
系统时序基础理论
Jason_Zhang|浏览：2621|回复：3| FACTzero 2010-05-11 19:40:46
谁能提供一个就Timequest对一个时序违规设计的分析、时序约束更改设计并最终达到时序要求的资料
g280045620|浏览：2711|回复：1| Jason_Zhang 2010-04-22 16:38:49
modelsim时序仿真时为何死掉了？
becoll|浏览：3662|回复：3| Jason_Zhang 2010-04-12 11:04:42
时序仿真和功能仿真不同怎样调试
ysongeepw|浏览：3922|回复：2| Jason_Zhang 2010-03-31 10:29:00
modelsim时序仿真apply to region处怎么设置？
becoll|浏览：4491|回复：2| Jason_Zhang 2009-12-19 00:44:18
关于时序约束两问
becoll|浏览：2423|回复：2| becoll 2009-11-08 09:14:31
转电子科大tony的工作经验
Jason_Zhang|浏览：2612|回复：4| Jason_Zhang 2009-09-21 09:57:54
源同步接口的时序模型
0750long|浏览：4997|回复：0| 0750long 2009-03-31 12:13:14
ISE时序约束笔记8——Achieving Timing Closure
0750long|浏览：5079|回复：0| 0750long 2009-03-18 10:17:40
[精华] 问个入门问题：时序功能与逻辑功能的不同
风语者|浏览：3852|回复：9| Jason_Zhang 2009-02-23 18:51:22
Altera FPGA 配置时序说明
Hongjun|浏览：3233|回复：0| Hongjun 2008-04-19 14:24:37
Q2时序仿真和功能仿真
罗菜鸟|浏览：2720|回复：1| 叮叮当当 2008-02-19 11:39:08
静态时序分析（Static Timing Analysis）基础及应用
叮叮当当|浏览：2425|回复：0| 叮叮当当 2008-01-06 00:26:50
业界首个基于FPGA的电信级网络时序解决方案
XTech|浏览：3006|回复：0| XTech 2007-12-19 10:55:02
全部|精华
共89条 2/3 ‹ 1 2 3 › 跳转至页