在verilog中，for循环语句变量的增加并不是如C中的那样循环计算，他们表示的是逻辑电路的硬件行为。也就是说，循环几次，就意味着几个相同的电路单元的出现。
我的这点理解不知道对不对，请各位高手指教.........
关于verilog中for循环语句的一些思考
4楼
楼主正解。在Verilog综合时，for语句会被展开，也就是逻辑块的复制。楼主可以写一个简单的程序，然后综合看看RTL图，就可以理解。
所以在Verilog综合时，for语句是要谨慎使用的。
所以在Verilog综合时，for语句是要谨慎使用的。
回复
 我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模：我让AI用FreeCAD画了个开发板外壳被打赏￥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏￥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏￥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏￥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏￥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏￥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏￥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏￥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏￥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏￥26元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
