EEPW论坛

多核架构的性能在哪里？ 【DSP系统】

我的多核性能需要多少搬家公司？ 【DSP系统】

【应用笔记】AN512:使用Stratix III器件的设计安全特性(AN 512: Using the Design Security Feature in 【FPGA/CPLD】

【应用笔记】AN 569: 串行数字接口(SDI)惯性同步视频解码器参考设计(SDI Flywheel Video Decoder Reference Desi 【FPGA/CPLD】

【应用笔记】10Gpbs以太网MAC和XAUI PHY互操作性硬件演示参考设计(10-Gbps Ethernet MAC and XAUI PHY Intero 【FPGA/CPLD】

ISE中添加属性，使ModelSim能显示仿真代码覆盖率 【FPGA/CPLD】

【应用笔记】AN341:在Stratix II和Stratix II GX器件中使用设计安全特性(AN 341: Using the Design Securi 【FPGA/CPLD】

【应用笔记】提高Nios II网络应用性能(Accelerating Nios II Networking Applications) 【FPGA/CPLD】

【应用笔记】高性能FPGA锁相环的TimeQuest时序分析(High-Performance FPGA PLL Analysis with TimeQuest 【FPGA/CPLD】

【应用笔记】在Stratix III器件中对信号完整性进行I/O设置的影响(Impact of I/O Settings on Signal Integrity 【FPGA/CPLD】

【白皮书】采用Arria V 和Cyclone V 精度可调DSP 模块实现高性能DSP 应用 【FPGA/CPLD】

【白皮书】采用Stratix V 精度可调DSP 模块实现高性能DSP 应用 【FPGA/CPLD】

【白皮书】PDN设计和FPGA收发器性能 【FPGA/CPLD】

【白皮书】通过FPGA 提高工业应用灵活性的5 种方法 【FPGA/CPLD】

【白皮书】对系统信号完整性不确定因素进行建模 【FPGA/CPLD】

【白皮书】采用FPGA 时序模型保证硅片性能 【FPGA/CPLD】

【白皮书】在28-nm FPGA中使用局部和动态重新配置增加设计功能性 【FPGA/CPLD】

【白皮书】采用外部存储器解决方案提高系统性能 【FPGA/CPLD】

【白皮书】Stratix III 器件的设计安全性 【FPGA/CPLD】

【白皮书】实现高性价比家电人机接口 【FPGA/CPLD】

【白皮书】在高可靠性和信息安全保障系统中实现设计分离 【FPGA/CPLD】

【白皮书】40-nm FPGA：体系结构和性能对比 【FPGA/CPLD】

【白皮书】采用FPGA集成DSP功能，提高成像应用的性能 【FPGA/CPLD】

【白皮书】使用Catapult C综合和Altera加速库设计高性能DSP硬件 【FPGA/CPLD】

【白皮书】利用高级Cyclone III FPGA PLL，增加灵活性，提高集成度 【FPGA/CPLD】

【白皮书】利用FPGA加速实现高性能计算 【FPGA/CPLD】

【白皮书】stratix III FPGA 与 Xilinx Virtex-5: 体系结构和性能对比 【FPGA/CPLD】

【白皮书】Stratix III FPGA 信号完整性 【FPGA/CPLD】

【解决方案】通过FPGA提高工业应用的灵活性 【FPGA/CPLD】

【应用手册】使用Altera FPGA 中的设计安全特性 【FPGA/CPLD】

【应用手册】理解Stratix IV GX 器件的预加重和线性均衡功能 【FPGA/CPLD】

【应用手册】PCI Express高性能参考设计 【FPGA/CPLD】

【讨论】根据FPGA器件特性编写HDL代码 【FPGA/CPLD】

【TI技术文章】：TMS320TCI6612/14 助力小型蜂窝基站实现高性能 【DSP系统】

【TI技术文章】：采用TI多标准基站 SoC实现性能、效率与差异化的全面提升 【DSP系统】

手机语音识别应用中DSP的选择策略 【DSP系统】

求助，，如何验证 FFT 正确性？？ 【FPGA/CPLD】

TI技术文章：TMS320TCI6618-TI 高性能LTE 物理层解决方案 【DSP系统】

核电压与时序性能的关系 【FPGA/CPLD】

[参加投票] 调查FPGA在全国电子设计竞赛中的重要性 【FPGA/CPLD】