网站首页
电子产品世界 » 论坛首页 » FPGA

FPGA  -  H

全部| 精华| 求助| 下载
共636条 6/16 |‹ ‹ 4 5 6 7 8 9 › ›| 跳转至页
烧写hex文件到flash问题 【DSP系统】
sundonga|浏览：5324|回复：3| zhaoying818 2014-10-29 22:04:34
菜鸟求助：VHDL计数器设计问题 【FPGA/CPLD】
一花一世界|浏览：2482|回复：1| aizaixidian 2014-10-28 18:36:06
把DSP TMS320F28XXX的程序段从flash复制到ram中运行（理论篇） 【DSP系统】
南盗|浏览：3515|回复：1| 何富和 2014-09-28 21:11:30
reg [29:0] rom_10Hz_jingpin [0:99];类型的存贮器用for循环初始化的问题 【FPGA/CPLD】
miaoxikui|浏览：2932|回复：8| lianggui5 2014-09-28 10:29:09
#芝麻开门#fpga中reg [29:0] rom_10Hz_jingpin [0:99];类型的存贮器用for循环初始化的问题 【FPGA/CPLD】
miaoxikui|浏览：2058|回复：1| lianggui5 2014-09-25 09:49:21
VHDL模块化设计 【FPGA/CPLD】
青城山下|浏览：2584|回复：1| 南盗 2014-09-24 19:14:13
如何用VHDL写Testbench（分享） 【FPGA/CPLD】
Jason_Zhang|浏览：27670|回复：49| 青城山下 2014-08-26 15:04:09
HELLO一:如何开始DSP的学习 【DSP系统】
yangyun|浏览：1112|回复：0| yangyun 2014-08-20 19:54:47
HELLO二:完整工程的构成 【DSP系统】
yangyun|浏览：1379|回复：0| yangyun 2014-08-20 19:52:45
HELLO九：2812--SCI模块 【DSP系统】
yangyun|浏览：1341|回复：0| yangyun 2014-08-20 13:50:59
flash接口电路的实现 【DSP系统】
yangyun|浏览：1086|回复：0| yangyun 2014-08-20 13:36:45
基于FPGA的EtherCAT从站实现 【FPGA/CPLD】
fengyelu|浏览：3153|回复：3| loonger86 2014-08-18 23:05:10
用VHDL语言写三角波程序 【FPGA/CPLD】
青城山下|浏览：2480|回复：0| 青城山下 2014-08-16 15:25:29
新手自己总结的HDL设计流程（菜鸟一枚 只求大神更正不对之处） 【FPGA/CPLD】
Aiby2013|浏览：1960|回复：1| jackwang 2014-08-05 10:22:59
菜鸟 VHDL 求助 【FPGA/CPLD】
火焰昌|浏览：2055|回复：2| 火焰昌 2014-07-25 09:21:32
请教一下，用altium designer 10怎样正确使用research功能？ 【FPGA/CPLD】
站的高尿的远|浏览：1521|回复：0| 站的高尿的远 2014-06-26 09:24:57
Testbench 波形 请教 【FPGA/CPLD】
小才头|浏览：2071|回复：3| 小才头 2014-06-05 01:15:17
请问信号频点为1mhz是什么意思？ 【FPGA/CPLD】
站的高尿的远|浏览：2477|回复：3| machinnneee 2014-06-03 17:56:13
Linux下的Shell工作原理 【FPGA/CPLD】
一本教科书|浏览：1537|回复：0| 一本教科书 2014-05-27 14:29:34
我在PlanAhead中绘制Pblock的时候为什么出现一些粗的线，这些线是什么意思？ 【FPGA/CPLD】
阿苍|浏览：2937|回复：2| 阿苍 2014-05-23 08:53:10
板子上的fpga 芯片EP3C10E144C8N pll 只输出几百k的方波（应输出100Mhz）这是为什么？？ 【FPGA/CPLD】
52mcu|浏览：2589|回复：3| 52mcu 2014-05-16 10:10:33
【资料分享】FPGA-veriglogHDL语法学习 【FPGA/CPLD】
dajianli|浏览：2064|回复：1| cyh924417122 2014-05-02 18:00:22
用 ise怎么仿真 vhdl 【FPGA/CPLD】
573181735|浏览：2237|回复：1| dajianli 2014-04-12 14:53:52
testbench 【FPGA/CPLD】
573181735|浏览：2172|回复：5| xqh518 2014-04-09 14:44:34
急求tms470的HET口的中文资料英文是（TMS470R1x High-End Timer (HET) Reference Guide文件编号SPUN199） 【DSP系统】
英雄|浏览：5029|回复：7| paradoxfx 2014-04-02 19:08:13
求助 有关VHDL标示符的问题 【FPGA/CPLD】
纪暖夏|浏览：1925|回复：2| Snake0301 2014-03-31 11:58:36
VHDL 语言问题 【FPGA/CPLD】
ct1991|浏览：2322|回复：5| ct1991 2014-03-16 17:08:37
FPGA顶模块调用的子模块比较多时，是在XPS里生成顶模块IP么？可以在planahead里将我的FPGA代码放在system_slut.v下面作为它的子模块么 【FPGA/CPLD】
simonmao8385|浏览：3482|回复：5| 可爱女孩89 2014-03-12 16:52:43
跪求ZRTECH外设板PERI1-8KD的资料 【FPGA/CPLD】
a972043362|浏览：2222|回复：6| a972043362 2014-03-06 13:20:08
数字信号处理实践方法 EC.Ifeachor著，罗鹏飞等译 【DSP系统】
Hugo801122|浏览：1877|回复：1| paradoxfx 2014-03-06 12:34:07
【Nios II 处理器】Nios II性能基准测试(Nios II Performance Benchmarks) 【FPGA/CPLD】
bobgeng|浏览：2665|回复：1| hxing 2014-02-15 20:05:54
Xilinx ISE14.7 VHDL文件综合报错（conv_integer），大家帮忙看看。 【FPGA/CPLD】
阿苍|浏览：5923|回复：2| Snake0301 2014-02-14 16:06:56
Quartus II 代码综合后，为什么寄存器CLRN端的RTL和Technology Map Viewer不一样？ 【FPGA/CPLD】
chinatsw|浏览：7419|回复：7| Snake0301 2014-02-07 01:38:33
想设计一个基于ZNYQ的图像收发系统，接口是SDI和HDMI，求解决方案？ 【FPGA/CPLD】
ds911|浏览：2409|回复：4| jackwang 2014-01-23 11:25:11
关于Does not match the target endianness, not loaded.问题解决方案 【DSP系统】
ygliang|浏览：6263|回复：2| ygliang 2014-01-08 20:27:06
模拟乒乓球游戏机 【FPGA/CPLD】
李谦|浏览：2193|回复：4| songzhige 2014-01-07 19:17:49
Verilog 与VHDL互转软件（慎用） 【FPGA/CPLD】
jxg27cool|浏览：4124|回复：2| 火与冰 2013-12-27 16:57:48
[精华] 如何用VHDL或Verilog最简洁地描述出一种逻辑功能（详见正文） 【FPGA/CPLD】
becoll|浏览：15092|回复：40| 火与冰 2013-12-27 15:42:52
想学FPGA请问是学VHDL还是Verilog?请指点迷津，谢谢。 【FPGA/CPLD】
lfhrm|浏览：7838|回复：14| 火与冰 2013-12-27 15:15:03
怎样写testbench（权当抛砖引玉） 【FPGA/CPLD】
Jason_Zhang|浏览：4278|回复：4| Elenaliu 2013-11-13 23:07:15
全部|精华
共636条 6/16 |‹ ‹ 4 5 6 7 8 9 › ›| 跳转至页