EEPW论坛

关于quartues中的Verilog HDL文件如何实现例化！！！ 【FPGA/CPLD】

VHDL,Verilog,System verilog比较 【FPGA/CPLD】

菜鸟求助：VHDL计数器设计问题 【FPGA/CPLD】

VHDL模块化设计 【FPGA/CPLD】

如何用VHDL写Testbench（分享） 【FPGA/CPLD】

用VHDL语言写三角波程序 【FPGA/CPLD】

新手自己总结的HDL设计流程（菜鸟一枚 只求大神更正不对之处） 【FPGA/CPLD】

菜鸟 VHDL 求助 【FPGA/CPLD】

【资料分享】FPGA-veriglogHDL语法学习 【FPGA/CPLD】

用 ise怎么仿真 vhdl 【FPGA/CPLD】

求助 有关VHDL标示符的问题 【FPGA/CPLD】

VHDL 语言问题 【FPGA/CPLD】

Xilinx ISE14.7 VHDL文件综合报错（conv_integer），大家帮忙看看。 【FPGA/CPLD】

Verilog 与VHDL互转软件（慎用） 【FPGA/CPLD】

[精华] 如何用VHDL或Verilog最简洁地描述出一种逻辑功能（详见正文） 【FPGA/CPLD】

想学FPGA请问是学VHDL还是Verilog?请指点迷津，谢谢。 【FPGA/CPLD】

转发《[VHDL硬件描述语言与和数字逻辑电路设计].侯伯亭&顾新.扫描版》 【FPGA/CPLD】

vhdl 过程语句 【FPGA/CPLD】

FPGA设计经验谈 【FPGA/CPLD】

玩转FPGA必备基础 【FPGA/CPLD】

VHDL小程序求解 【FPGA/CPLD】

[VHDL] 初始化dm9000a时遇到的问题 【FPGA/CPLD】

请问要学习FPGA与verilog HDL语言我要安装哪些软件？ 【FPGA/CPLD】

在仿顺序操作中，FPGA中常常用状态实现，而在《verilogHDL 那些事——建模篇》中，作者并没使用状态机，而是用计数器来控制执行的顺序 【FPGA/CPLD】

用FPGA做RFID，求VHDL代码，CRC16，防碰撞 【FPGA/CPLD】

VHDL的二维数组输入输出 【FPGA/CPLD】

VHDL中的子程序调用 【FPGA/CPLD】

【讨论】根据FPGA器件特性编写HDL代码 【FPGA/CPLD】

《基于VHDL的FPGA与NIOS_II实例精炼》配套源代码与视频整理 【FPGA/CPLD】

《基于VHDL的FPGA与NIOS_II实例精炼》配套源代码与视频整理 【FPGA/CPLD】

VHDL语言100例 【FPGA/CPLD】

用VHDL怎么表示ram 从rom里面读数据读满了或者写满了啊 【FPGA/CPLD】

用vhdl语言描述的正弦波数字数字频率及记 【FPGA/CPLD】

VerilogHDL及其Testbench编写方法 【FPGA/CPLD】

Verilog HDL 4*4矩阵键盘驱动程序 【FPGA/CPLD】

VHDL语言学习手册 【FPGA/CPLD】

符合do-254的HDL编码规范 【FPGA/CPLD】

请教大家 用VHDL实现FFT 【FPGA/CPLD】

异步FIFO的VHDL设计 【FPGA/CPLD】

Verilog HDL硬件描述语言（书） 【FPGA/CPLD】