EEPW论坛

XC6SLX9烧写到SPIFLASH提示DONEdidnotgohigh,pleasecheckyourconfigurationsetupandmodeset

芯片开发语言为什么要用Chisel和Verilog

[精华] 时钟切换电路(clockswitchingglitchfree) 【FPGA/CPLD】

在FPGA中如何实现fftshift 【FPGA/CPLD】

Chipscope信号无法找到的解决方案

chipscope 报错

请教一下，chip planner中的LCCOMB是LAB的意思吗？ 【FPGA/CPLD】

RAM—based shift register如何设置 【FPGA/CPLD】

FPGAs: the high-end alternative for DSP application 【FPGA/CPLD】

MODELSIM仿真提示already declared in this scope 【FPGA/CPLD】

求大神：做nios，用的on_chip ram,编译后出现如下报错，怎么处理？ 【FPGA/CPLD】

DSP中归档器（Archiver）的使用 【DSP系统】

调用shift register用来延时问题 【FPGA/CPLD】

急求tms470的HET口的中文资料英文是（TMS470R1x High-End Timer (HET) Reference Guide文件编号SPUN199） 【DSP系统】

模拟乒乓球游戏机 【FPGA/CPLD】

【应用笔记】高速通道设计的过孔优化技巧(Via Optimization Techniques for High-Speed Channel Designs) 【FPGA/CPLD】

【应用笔记】AN581:高清视频参考设计(V2)(AN 581: High Definition (HD) Video Reference Design (V2 【FPGA/CPLD】

【应用笔记】在Stratix IV器件收发器中，使用片上信号质量监控电路(EyeQ)功能(Using the On-Chip Signal Quality Mo 【FPGA/CPLD】

【应用笔记】使用Altera的PLD实现多协议标签切换(Implementing Multiprotocol Label Switching with Alte 【FPGA/CPLD】

【应用笔记】使用Altera的高密度BGA封装器件进行设计(Designing With High-Density BGA Packages for Alter 【FPGA/CPLD】

【应用笔记】FPGA高速PCB设计指南(Guidelines for Designing High-Speed FPGA PCBs) 【FPGA/CPLD】

【应用笔记】汽车电子图形控制器系统参考设计(Automotive Graphics System Reference Design) 【FPGA/CPLD】

【应用笔记】在Stratix II器件中使用校正的片上串行终端(Using Calibrated On-Chip Series Termination in S 【FPGA/CPLD】

【应用笔记】在Stratix III器件中实现片上终端(on-chip termination,OCT)校正(Implementing OCT Calibrat 【FPGA/CPLD】

【应用笔记】高性能FPGA锁相环的TimeQuest时序分析(High-Performance FPGA PLL Analysis with TimeQuest 【FPGA/CPLD】

空结构体的作用 【DSP系统】

【应用笔记】AN 482:高清视频监控参考设计(里程碑2)(AN 482: High Definition (HD) Video Monitoring Refe 【FPGA/CPLD】

【应用手册】Cyclone III Simultaneous Switching Noise (SSN) Design Guidelines 【FPGA/CPLD】

【应用手册】Polyphase Modulation Using a FPGA for High-Speed Applications 【FPGA/CPLD】

【应用手册】High Definition (HD) Video Monitoring Reference Design(Milestone 4) 【FPGA/CPLD】

【应用手册】AN 542: High Definition (HD) Video Monitoring Reference Design (M5) 【FPGA/CPLD】

【应用手册】AN 547: Putting the MAX II CPLD in Hibernation Mode to Achieve Zero Standb 【FPGA/CPLD】

【应用手册】AN 559: High Definition (HD) Video Reference Design (V1) 【FPGA/CPLD】

【应用手册】Achieving Timing Closure in Basic (PMA Direct) Functional Mode 【FPGA/CPLD】

【应用手册】AN 604: High Definition Video Reference Design (UDX3) 【FPGA/CPLD】

【应用手册】High-Definition Video Reference Design(UDX4) 【FPGA/CPLD】

【应用手册】Single-Port Triple-Speed Ethernet and On-Board PHY Chip Reference Design 【FPGA/CPLD】

【应用手册】High-Speed Differential I/O Interfaces in Stratix Devices 【FPGA/CPLD】

【应用手册】High-Speed Differential Signaling in Cyclone Devices 【FPGA/CPLD】

【应用手册】Implementing High Performance DSP Functions in Stratix & Stratix GX Device 【FPGA/CPLD】