共2条
1/1 1 跳转至页
430,UCLK 【求助】430输出UCLK时钟控制外围模块的疑问

问
我看到书上的例子 ,比如说将MCLK由P5.4输出,或者将SMCLK由P5.5输出,,只要设置好P5.4、5的dir、sel,以及MCLK、SMCLK的时钟源、分频等就可以了
如果我想由P3.3输出UCLK时钟信号,来控制外围模块,到底应该怎么设置啊??
我看到430系列16为超低功耗单片机原理与应用这本书上P239的三线主模式例子里,就把P3.3SEL设为1,那么,产生这个UCLK的时钟源是什么?? 答 1: 恩,这个问题已经明白了,UCLK实际上就是主机的MCLK 答 2: 主机时钟源是ACLK或SMCLK由UCTL的SSELx位决定,从机接受外部时钟。英文DATASHEET中介绍波特率发生器中有句
The UCLK frequency is given by:
Baud rate=BRCLK/UxBR
请问如何理解计算UCLK的频率 答 3: 把P3.3设为输出模式,接到外围模块的时候,就是把MCLK输出,输出后就是UCLK了
这个是我的理解,昨天问了下利尔达的技术支持,他说是对的
如果我想由P3.3输出UCLK时钟信号,来控制外围模块,到底应该怎么设置啊??
我看到430系列16为超低功耗单片机原理与应用这本书上P239的三线主模式例子里,就把P3.3SEL设为1,那么,产生这个UCLK的时钟源是什么?? 答 1: 恩,这个问题已经明白了,UCLK实际上就是主机的MCLK 答 2: 主机时钟源是ACLK或SMCLK由UCTL的SSELx位决定,从机接受外部时钟。英文DATASHEET中介绍波特率发生器中有句
The UCLK frequency is given by:
Baud rate=BRCLK/UxBR
请问如何理解计算UCLK的频率 答 3: 把P3.3设为输出模式,接到外围模块的时候,就是把MCLK输出,输出后就是UCLK了
这个是我的理解,昨天问了下利尔达的技术支持,他说是对的
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
硬核工程师专属补给计划——填盲盒 | |
“我踩过的那些坑”主题活动——第002期 | |
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! |