共2条
1/1 1 跳转至页
430,UCLK 【求助】430输出UCLK时钟控制外围模块的疑问
问
我看到书上的例子 ,比如说将MCLK由P5.4输出,或者将SMCLK由P5.5输出,,只要设置好P5.4、5的dir、sel,以及MCLK、SMCLK的时钟源、分频等就可以了
如果我想由P3.3输出UCLK时钟信号,来控制外围模块,到底应该怎么设置啊??
我看到430系列16为超低功耗单片机原理与应用这本书上P239的三线主模式例子里,就把P3.3SEL设为1,那么,产生这个UCLK的时钟源是什么?? 答 1: 恩,这个问题已经明白了,UCLK实际上就是主机的MCLK 答 2: 主机时钟源是ACLK或SMCLK由UCTL的SSELx位决定,从机接受外部时钟。英文DATASHEET中介绍波特率发生器中有句
The UCLK frequency is given by:
Baud rate=BRCLK/UxBR
请问如何理解计算UCLK的频率 答 3: 把P3.3设为输出模式,接到外围模块的时候,就是把MCLK输出,输出后就是UCLK了
这个是我的理解,昨天问了下利尔达的技术支持,他说是对的
如果我想由P3.3输出UCLK时钟信号,来控制外围模块,到底应该怎么设置啊??
我看到430系列16为超低功耗单片机原理与应用这本书上P239的三线主模式例子里,就把P3.3SEL设为1,那么,产生这个UCLK的时钟源是什么?? 答 1: 恩,这个问题已经明白了,UCLK实际上就是主机的MCLK 答 2: 主机时钟源是ACLK或SMCLK由UCTL的SSELx位决定,从机接受外部时钟。英文DATASHEET中介绍波特率发生器中有句
The UCLK frequency is given by:
Baud rate=BRCLK/UxBR
请问如何理解计算UCLK的频率 答 3: 把P3.3设为输出模式,接到外围模块的时候,就是把MCLK输出,输出后就是UCLK了
这个是我的理解,昨天问了下利尔达的技术支持,他说是对的
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
【笔记】生成报错synthdesignERROR被打赏50分 | |
【STM32H7S78-DK评测】LTDC+DMA2D驱动RGBLCD屏幕被打赏50分 | |
【STM32H7S78-DK评测】Coremark基准测试被打赏50分 | |
【STM32H7S78-DK评测】浮点数计算性能测试被打赏50分 | |
【STM32H7S78-DK评测】Execute in place(XIP)模式学习笔记被打赏50分 | |
每周了解几个硬件知识+buckboost电路(五)被打赏10分 | |
【换取逻辑分析仪】RA8 PMU 模块功能寄存器功能说明被打赏20分 | |
野火启明6M5适配SPI被打赏20分 | |
NUCLEO-U083RC学习历程2-串口输出测试被打赏20分 | |
【笔记】STM32CUBEIDE的Noruletomaketarget编译问题被打赏50分 |