网站首页
电子产品世界 » 论坛首页 » FPGA

FPGA  -  V

全部| 精华| 求助| 下载
共868条 10/22 |‹ ‹ 8 9 10 11 12 13 › ›| 跳转至页
TMS320VC5509工作基本条件以及过程【原创与整理】 【DSP系统】
zhuzai|浏览：1158|回复：0| zhuzai 2014-12-19 20:49:33
如何构建达芬奇的DSP Server(zz) 【DSP系统】
zhuzai|浏览：1246|回复：0| zhuzai 2014-12-19 20:47:20
HELLO八(一) 2812EV模块---通用定时器 【DSP系统】
dianzi88|浏览：1551|回复：0| dianzi88 2014-12-08 19:57:06
HELLO八(二) 2812EV模块---PWM 【DSP系统】
dianzi88|浏览：1847|回复：0| dianzi88 2014-12-08 19:54:48
关于quartues中的Verilog HDL文件如何实现例化！！！ 【FPGA/CPLD】
小菜110|浏览：3034|回复：3| 南盗 2014-11-18 14:35:16
VHDL,Verilog,System verilog比较 【FPGA/CPLD】
苏丹红|浏览：5441|回复：15| moyi 2014-11-14 10:46:04
verilog存储器类型变量，占用资源较多 reg [22:0] rom_base_10Hz [0:laser_out_time_table-1]; 【FPGA/CPLD】
miaoxikui|浏览：2147|回复：0| miaoxikui 2014-11-05 23:40:17
菜鸟求助：VHDL计数器设计问题 【FPGA/CPLD】
一花一世界|浏览：2517|回复：1| aizaixidian 2014-10-28 18:36:06
FPGA红外接口 【FPGA/CPLD】
南盗|浏览：1847|回复：0| 南盗 2014-10-19 18:05:21
#芝麻开门#fpga中reg [29:0] rom_10Hz_jingpin [0:99];类型的存贮器用for循环初始化的问题 【FPGA/CPLD】
miaoxikui|浏览：2103|回复：1| lianggui5 2014-09-25 09:49:21
VHDL模块化设计 【FPGA/CPLD】
青城山下|浏览：2609|回复：1| 南盗 2014-09-24 19:14:13
【转载】【精华资源】NiosII嵌入式系统开发手册VER1.0.2_20130221 【FPGA/CPLD】
SYD2012|浏览：2360|回复：4| 2832754378 2014-09-14 06:02:15
分享：英文文献-夏宇闻的Verilog教程所翻译的原版教程 【FPGA/CPLD】
letfly|浏览：5216|回复：6| christsong 2014-09-13 20:49:26
如何用VHDL写Testbench（分享） 【FPGA/CPLD】
Jason_Zhang|浏览：28076|回复：49| 青城山下 2014-08-26 15:04:09
别人的一段javascript base64加/解脚本. 【DSP系统】
zhuzai|浏览：1181|回复：0| zhuzai 2014-08-22 14:07:04
如何构建达芬奇的DSP Server 【DSP系统】
zhuzai|浏览：1556|回复：0| zhuzai 2014-08-22 13:55:20
Video Encoders 产品常见问题解答 【FPGA/CPLD】
一本教科书|浏览：2245|回复：4| hbhdzyj 2014-08-21 14:25:54
基于1588V2技术的GPS替代方案 【DSP系统】
dianzi88|浏览：1269|回复：0| dianzi88 2014-08-18 14:17:48
用VHDL语言写三角波程序 【FPGA/CPLD】
青城山下|浏览：2501|回复：0| 青城山下 2014-08-16 15:25:29
28335编译时解决WARNING_invalid_compiler_option_--float_support=fpu32 【DSP系统】
九哥|浏览：4024|回复：2| HUSTLRH 2014-08-04 20:41:02
问题：自定义外设avalon接口与外设驱动模块的信号同步问题 【FPGA/CPLD】
阿苍|浏览：2340|回复：0| 阿苍 2014-07-29 14:03:26
菜鸟 VHDL 求助 【FPGA/CPLD】
火焰昌|浏览：2078|回复：2| 火焰昌 2014-07-25 09:21:32
Verilog实现的以太网接口（分享） 【FPGA/CPLD】
Jason_Zhang|浏览：6827|回复：16| QXM123 2014-07-23 21:15:58
怎么样用verilog产生两个相位差为90度的脉冲信号？ 【FPGA/CPLD】
fengyelu|浏览：11531|回复：6| htbadboy 2014-07-07 17:15:17
有人知道Vdo (Typ) (mV)这个是什么参数吗？ 【FPGA/CPLD】
站的高尿的远|浏览：3379|回复：0| 站的高尿的远 2014-06-12 09:21:51
XC4VLX25 输入输出如何设置使用差分形式 【FPGA/CPLD】
hpillar|浏览：1918|回复：0| hpillar 2014-06-05 16:25:38
FS$$DIV()、I$$MOD()、I$$DIV()这些函数是什么啊 【DSP系统】
利刃侠|浏览：3590|回复：5| Snake0301 2014-05-17 18:27:47
【资料分享】FPGA-veriglogHDL语法学习 【FPGA/CPLD】
dajianli|浏览：2089|回复：1| cyh924417122 2014-05-02 18:00:22
用 ise怎么仿真 vhdl 【FPGA/CPLD】
573181735|浏览：2267|回复：1| dajianli 2014-04-12 14:53:52
verilog中的reg型变量，wire型变量初值是多少？？ 【FPGA/CPLD】
52mcu|浏览：19832|回复：5| czzsj 2014-04-09 14:55:52
cycloneIV IO损坏 【FPGA/CPLD】
wzg740254920|浏览：2268|回复：2| minixiaoxigua 2014-04-09 10:29:37
矩阵按键锁定问题 【FPGA/CPLD】
zcgeek|浏览：2289|回复：3| lianggui5 2014-04-07 12:56:40
求助 有关VHDL标示符的问题 【FPGA/CPLD】
纪暖夏|浏览：1958|回复：2| Snake0301 2014-03-31 11:58:36
labview FPGA 硬件板卡与ISE软件版本的配套 【FPGA/CPLD】
niton|浏览：3238|回复：0| niton 2014-03-25 14:12:23
VHDL 语言问题 【FPGA/CPLD】
ct1991|浏览：2346|回复：5| ct1991 2014-03-16 17:08:37
FPGA顶模块调用的子模块比较多时，是在XPS里生成顶模块IP么？可以在planahead里将我的FPGA代码放在system_slut.v下面作为它的子模块么 【FPGA/CPLD】
simonmao8385|浏览：3541|回复：5| 可爱女孩89 2014-03-12 16:52:43
新手求助.关于verilog 【FPGA/CPLD】
随峰|浏览：1624|回复：0| 随峰 2014-03-08 15:09:22
上传几篇论文关于 DSP APF PV 【DSP系统】
zhoumeng4077|浏览：14|回复：2| zhoumeng4077 2014-02-25 22:23:00
Xilinx ISE14.7 VHDL文件综合报错（conv_integer），大家帮忙看看。 【FPGA/CPLD】
阿苍|浏览：5984|回复：2| Snake0301 2014-02-14 16:06:56
Quartus II 代码综合后，为什么寄存器CLRN端的RTL和Technology Map Viewer不一样？ 【FPGA/CPLD】
chinatsw|浏览：7509|回复：7| Snake0301 2014-02-07 01:38:33
全部|精华
共868条 10/22 |‹ ‹ 8 9 10 11 12 13 › ›| 跳转至页