EEPW论坛

基于FPGAVivado示波器设计（附源工程） 【FPGA/CPLD】

[精华] 分享：Nios II软核处理器和Qsys一天培训PPT、实验工程和PDF工程说明(3-1:培训PPT) 【FPGA/CPLD】

基于SystemGeneratorforDSP工具实现FPGA系统的设计方案

解决初学者疑惑：VHDL、Verilog，System+verilog比较 【FPGA/CPLD】

[精华] 分享：Nios II软核处理器和Qsys一天培训PPT、实验工程和PDF工程说明(3-2：实验工程) 【FPGA/CPLD】

[精华] 分享：Nios II软核处理器和Qsys一天培训PPT、实验工程和PDF工程说明(3-3：PDF工程说明) 【FPGA/CPLD】

【应用手册】从SOPC Builder 到Qsys的移植指南 【FPGA/CPLD】

为什么QSYS自动分配的地址空间字节数和SPI IP核定义的内部寄存器地址空间字节数不匹配? 【FPGA/CPLD】

system generator 信号处理 【FPGA/CPLD】

有没有好的关于TI 的 SYS/BIOS 的资料 【DSP系统】

VHDL,Verilog,System verilog比较 【FPGA/CPLD】

基于TI TMS320C6748的DSP视频和OMAPL138的SYSLINK双核开发视频 【DSP系统】

basys2 设计电子琴 必须用到ad吗？怎么外接ad？ 【FPGA/CPLD】

basys2 开发板 有关实验 【FPGA/CPLD】

FPGA顶模块调用的子模块比较多时，是在XPS里生成顶模块IP么？可以在planahead里将我的FPGA代码放在system_slut.v下面作为它的子模块么 【FPGA/CPLD】

求助SATA的IP核，最好是Synopsys SATA IP（愿付重金） 【FPGA/CPLD】

Microsemi发布用于ARM-based SmartFusion2 SoC FPGA设计的System Builder设计工具 【FPGA/CPLD】

用什么语言写fpga测试文件 【FPGA/CPLD】

systemverilog写测试平台，对可综合的fpga应用设计进行仿真 【FPGA/CPLD】

nios ii uclinux No FileSystem could mount root 【FPGA/CPLD】

【应用笔记】Nios II系统概述(Profiling Nios II Systems) 【FPGA/CPLD】

【应用笔记】AN548:Cyclone II的Nios II紧凑配置系统(AN 548: Nios II Compact Configuration Syste 【FPGA/CPLD】

【应用笔记】使用HP3070测试系统进行在系统编程(Using the HP 3070 Tester for In-System Programming) 【FPGA/CPLD】

【应用笔记】升级Nios处理器系统到Nios II处理器(Upgrading Nios Processor Systems to the Nios II Pro 【FPGA/CPLD】

【应用笔记】Stratix II器件系统功耗考虑(Stratix II Device System Power Considerations) 【FPGA/CPLD】

【应用笔记】汽车电子图形控制器系统参考设计(Automotive Graphics System Reference Design) 【FPGA/CPLD】

【应用笔记】加速WiMAX的数字上下变频系统设计(Accelerating DUC & DDC System Designs for WiMAX) 【FPGA/CPLD】

【应用笔记】利用MAX II CPLD实现便携式系统的功耗管理(Power Management in Portable Systems Using MAX I 【FPGA/CPLD】

【应用笔记】无线系统数字中频设计的工具流程(Tool Flow for Design of Digital IF for Wireless Systems) 【FPGA/CPLD】

【应用笔记】使用SignalTap II嵌入式逻辑分析仪调试Nios II系统(Debugging Nios II Systems with the Signa 【FPGA/CPLD】

【应用笔记】OFDMA系统的波峰因子降低(Crest Factor Reduction for OFDMA Systems) 【FPGA/CPLD】

【应用手册】DSP System Design in Stratix III Devices 【FPGA/CPLD】

【应用手册】AN 603: Active Serial Remote System Upgrade Reference Design 【FPGA/CPLD】

【应用手册】In-System Programmability in MAX Devices 【FPGA/CPLD】

【应用手册】Debugging with System Console Over TCP/IP 【FPGA/CPLD】

关于systemverilog的testbench 【FPGA/CPLD】

Implement digital system using FPGA 【FPGA/CPLD】

XIlinx 11.1中system generator和matlab的绑定问题 【FPGA/CPLD】

Synopsys RTL coding（分享） 【FPGA/CPLD】

DSPBuilder 中的"Import HDL"与"SubSystemBuilder"的比较 【DSP系统】