网站首页
电子产品世界 » 论坛首页 » FPGA

FPGA  -  时

全部| 精华| 求助| 下载
共382条 7/10 |‹ ‹ 5 6 7 8 9 10 › 跳转至页
DDR与DDR2原理 【FPGA/CPLD】
dreamjsc|浏览：7600|回复：1| happysheep 2011-09-29 16:32:54
FPGA的时钟问题 【FPGA/CPLD】
lantu|浏览：2676|回复：4| dreamjsc 2011-09-07 16:10:00
如何看时序图，经典。[1].pdf+.pdf 【FPGA/CPLD】
xiaojs|浏览：8099|回复：15| xiaoluo8805 2011-08-30 14:48:44
[原创]Modelsim仿真Altera的ROM时Failed to open hex file的解决方法 【FPGA/CPLD】
Jason_Zhang|浏览：12127|回复：1| ernesto1209 2011-07-29 21:56:38
同时 32个 30MHz CLK 同时动作 !! 【FPGA/CPLD】
jeffreychen|浏览：2609|回复：2| antonine 2011-07-18 19:17:16
转载FPGA工程师面试试题集锦 【FPGA/CPLD】
Jason_Zhang|浏览：4510|回复：10| jlyun2069 2011-06-22 16:16:58
在使用ISE12.3综合的时候，出现下列错误是什么意思，要如何调整？谢谢！ 【FPGA/CPLD】
babydeer|浏览：6988|回复：2| Jason_Zhang 2011-05-23 10:18:47
NAND FLASH 时钟信号 【DSP系统】
muyirenzhe|浏览：10316|回复：15| muyirenzhe 2011-05-04 21:48:14
开来只有发新帖坛主才能回复我了啊，呵呵（多ADSP21161N系统时钟问题） 【DSP系统】
linuxp|浏览：2671|回复：3| antonine 2011-04-12 10:27:59
用FPGA实现DDS时，DA的选型 【FPGA/CPLD】
523335234|浏览：4680|回复：4| Jason_Zhang 2011-04-05 13:13:45
还是ADSP21161N时钟的问题 【DSP系统】
linuxp|浏览：2567|回复：2| linuxp 2011-04-02 22:58:02
ADSP21161N时钟问题 【DSP系统】
linuxp|浏览：2907|回复：5| linuxp 2011-03-29 18:14:03
时钟分频电路实现精讲（转） 【FPGA/CPLD】
Jason_Zhang|浏览：5155|回复：6| gavin8724 2011-03-19 22:00:51
异步FIFO的VHDL设计 【FPGA/CPLD】
noisyroad|浏览：3202|回复：3| 万里行 2011-03-02 10:41:50
FPGA设计中关于时序约束（转） 【FPGA/CPLD】
Jason_Zhang|浏览：4108|回复：1| FPGAVHDLARM 2010-12-11 20:19:33
如何提高FPGA的运行速度（转） 【FPGA/CPLD】
Jason_Zhang|浏览：3330|回复：0| Jason_Zhang 2010-11-30 14:39:24
跨时钟域设计经典 【FPGA/CPLD】
Jason_Zhang|浏览：6532|回复：18| jessewu 2010-11-23 15:55:10
FPGA开发全攻略连载之十二：FPGA实战开发技巧（5） 【FPGA/CPLD】
jackwang|浏览：3508|回复：0| jackwang 2010-11-13 10:18:47
FPGA开发全攻略连载之六：数字时钟管理模块与嵌入式块RAM 【FPGA/CPLD】
jackwang|浏览：4154|回复：0| jackwang 2010-11-13 10:10:08
核电压与时序性能的关系 【FPGA/CPLD】
becoll|浏览：2481|回复：0| becoll 2010-10-31 01:44:47
初始化时如何指定数据位宽？ 【FPGA/CPLD】
becoll|浏览：5270|回复：8| suyongpan18 2010-09-11 22:14:40
DSP实时仿真开发系统——ADT-XDS560U 【DSP系统】
jackwang|浏览：11984|回复：23| 奥巴马 2010-08-04 21:18:41
CyloneII时钟输入问题 【FPGA/CPLD】
wangfanlion|浏览：2671|回复：2| jomatch 2010-07-30 09:29:36
使用chipscope时为什么没有可用时钟信号？ 【FPGA/CPLD】
becoll|浏览：11276|回复：4| Jason_Zhang 2010-06-24 22:10:34
各位大侠，请教时序逻辑组合逻辑的概念问题 【FPGA/CPLD】
letfly|浏览：3620|回复：7| Jason_Zhang 2010-05-28 16:21:11
系统时序基础理论 【FPGA/CPLD】
Jason_Zhang|浏览：2363|回复：3| FACTzero 2010-05-11 19:40:46
非时钟信号为何被识别成时钟信号？ 【FPGA/CPLD】
becoll|浏览：2994|回复：3| Jason_Zhang 2010-04-24 13:08:40
FPGA+DSP实时图像处理的实现 【DSP系统】
qisaiman|浏览：4042|回复：7| renjiapeng87 2010-04-23 15:38:01
谁能提供一个就Timequest对一个时序违规设计的分析、时序约束更改设计并最终达到时序要求的资料 【FPGA/CPLD】
g280045620|浏览：2599|回复：1| Jason_Zhang 2010-04-22 16:38:49
大型设计中FPGA的多时钟设计策略 【FPGA/CPLD】
Jason_Zhang|浏览：2245|回复：2| huangming1985 2010-04-18 18:55:39
怪事，又少了个时钟 【FPGA/CPLD】
becoll|浏览：2281|回复：3| Jason_Zhang 2010-04-16 10:09:30
modelsim时序仿真时为何死掉了？ 【FPGA/CPLD】
becoll|浏览：3433|回复：3| Jason_Zhang 2010-04-12 11:04:42
时仿出问题了寻求way out 【FPGA/CPLD】
becoll|浏览：2066|回复：1| Jason_Zhang 2010-04-11 21:30:01
时序仿真和功能仿真不同怎样调试 【FPGA/CPLD】
ysongeepw|浏览：3819|回复：2| Jason_Zhang 2010-03-31 10:29:00
ISE仿真时状态机状态用红色标记是什么意思？ 【FPGA/CPLD】
becoll|浏览：6814|回复：3| Jason_Zhang 2010-03-28 13:02:07
为何延时减少了？ 【FPGA/CPLD】
becoll|浏览：2376|回复：4| wqhaiwei 2010-03-13 21:26:21
Xilinx FPGA全局时钟资源的使用方法 【FPGA/CPLD】
Jason_Zhang|浏览：2710|回复：0| Jason_Zhang 2010-01-17 21:40:13
ise使用时关于.ngc的问题 【FPGA/CPLD】
xie0jing0|浏览：6247|回复：2| Jason_Zhang 2009-12-26 14:41:07
modelsim时序仿真apply to region处怎么设置？ 【FPGA/CPLD】
becoll|浏览：4331|回复：2| Jason_Zhang 2009-12-19 00:44:18
关于signalTap采样时钟的疑问 【FPGA/CPLD】
becoll|浏览：5077|回复：3| becoll 2009-12-16 10:20:02
全部|精华
共382条 7/10 |‹ ‹ 5 6 7 8 9 10 › 跳转至页